Verilog HDL 语法基础(1) Verilog 的词法约定 1 Verilog 是大小写相关的，其中的关键字全部为小写。 2 空白符由空格、制表符、和换行符组成。 3 单行注释以“//”开始，verilog 将忽略此处到行尾的内容。多行注释以“/*”开始，以“*/...

时间:2024-12-05 22:36栏目:行业资料