6薄膜电路设计规则（微波电路工艺研究所）1.0 目的1.1 本文件定义了薄膜电路的设计规则。1.2 这些规定被薄膜生产者应用于所有薄膜电路的制造。1.3 本文件分为两部分：1.为了保质保量生产出与工艺所加工技术相匹配的产品，须遵守基本的设计规则。2.掩膜版要求。2.0 基本设计规则2.1 标准的基片形状是正方形或长方形。形状为异形的基片应与工艺所沟通解决。2.2 所有电路图形用 AutoCAD 软件进行绘制，由直线，圆弧或由它们的组合而构成，并且是封闭的图形，图形不需要填充，输出格式为.DWG 或者.DXF；其它图形软件所绘制的图形文件是不被接受的。2.3 电路图形文件以电子邮件及其他电子数据形式传递与工艺所，并注明型号、设计师及联系电话，以便沟通。2.4 基片的类型、尺寸、厚度、数量和表面质量要求须详细说明。2.5 基片表面金属的要求须详细说明，它包括基片正反面的金属结构、厚度和公差。2.6 基片典型金属结构有三层，从下到上依次为：电阻层：氮化钽（TaN）支持层：钛钨（TiW）导线层：金（Au）2.7 金层厚度要求 W4 微米，可提供的最小线宽是 18 微米。需要更小线宽请与工艺所沟通解决。（见图 1）2.8 金层厚度要求 W4 微米，可提供的最小缝隙是 18 微米。需要更小缝隙请与工艺所沟通解决。（见图 1）2.9 金层厚度要求 W4 微米，可提供的基片上关键图形尺寸的最小偏差是±2.54 微米（如电感、朗格电桥的线和缝等），非关键图形尺寸的最小偏差是±7.62 微米。2.10 金层标准厚度是 4 微米，厚度的标准偏差是±20%。2.11 氮化钽电阻标准方阻为 50Q/口，电阻标准偏差是±10%。需要其它方阻请与工艺所沟通解决。62.12 电阻图形最小的宽度和长度是 50 微米。2.13 所有导体和电阻图形到基片边缘的最小距离是 50 微米。（见图 2）2.14 可加工金属化孔最小直径为 0.1mm，标准比率是 1.0，薄膜基片能接受的最小比率是0.8。（例如，0.381 毫米厚的基片金属化孔的标准直径是 0.381 毫米，孔的最小直径是〈0.381X0.8〉毫米即 0.3 毫米）。比率公式：D/T 其中。=金属化孔的直径丁=基片厚度2.15 最小孔距是 0.8X 基片厚度 X2。（见图 3）2.16 孔边缘到导体图形边缘的最小距离是 63.5 微米。（见图 3）2.17 孔中心到基片边缘的最小距离是 0.8X 基片厚度 X1.5。（见图 3）2.18 孔位最小偏差为 50 微米。2.19 电路中应该有一个独立的 50 欧的测试电阻，两边测试电极的尺寸为 0.3 毫米...
