基于C54XDSP的viterbi译码技术VIP免费

本科毕业设计说明书（论文）第1页共35页1引言卷积码的概率码最早始于1961年由Wozencraft提出的序列译码，这是第一个实用的概率译码方法，1963年Fano对序列译码进行改进，提出Fano算法，从而推动了序列译码的实际应用。1967年Viterbi提出了另一种概率译码算法:Viterbi算法，它是一种最大似然译码算法。在码的约束比较小时，它比序列译码算法效率更高、速度更快，译码器也较简单。因而自Viterbi算法提出以来，无论在理论上还是实践上都得到了极其迅速的发展，并广泛应用于各种数据传输系统，特别是卫星通信系统中。1.1卷积码的发展卷积码是深度空间通信系统和无线通信系统中常用的一种编码。卷积码与分组码不同，它的本码组的校验元不仅与本组的信息元有关，而且还与以前各时刻输入至编码器的信息组有关。在编码过程中，卷积码充分利用了各码字间的相关性，而且它的信息元和校验元也比分组码小，在与分组码同样的码率R和设备复杂性条件下，无论从理论上还是从实践上都证明卷积码的性能至少不比分组码差；而且卷积码在实现最佳译码也较分组码容易。所以从信道编码定理来看，卷积码是一种非常有前途的码类。在IS-95.CDMA的无线数字蜂窝标滩中都采用了卷积码；在第三代无线通信系统的蜂窝结构中所采用的Turbo码，也是源自卷积码。卷积码是由伊利亚斯（P.Elias）发明的一种非分组码。通常它更适用于前向纠错，因为对于许多实际情况它的性能优于分组码，而且运算简单。卷积码是一种线性树码，由于该码的输出序列是输入序列和编码器的冲击响应的离散时间卷积，故名卷积码。其一般结构包括：一个由N段组成的输入移位寄存器，每段k个，共Nk个移位寄存器、一组n个模2和相加器，一个由n级组成的输出移位寄存器。对应于每段k个比特的输入序列，输出n个比特。卷积码常记为（n,k,N-1），当k等于1时，N-1就是寄存器的个数。卷积编码器是由记忆的，即一组信息码元的校验码元不但取决于本组信息元，而且还与前m=N-1组信息码元有关。其中m被称为编码存贮，N=m+1被称为编码约束长度。一个卷积码不但可以通过增加校验码元（相应地降低编码效率）来改善纠错性能，更可以用增加编码约束长度的方法提高纠错能力[1]。本科毕业设计说明书（论文）第2页共35页卷积码的概率译码方法主要有两种：viterbi译码算法和序列译码算法（费诺算法）。其中，viterbi算法的复杂度和编码约束度成指数关系，所以只适合m较小的卷积码或者误码率高于10-5的应用。由于该算法的收敛性与信道干扰程度无关，所以计算量是固定的，译码实时性较好；另外该算法适合软判决译码，可以获得额外的编码增益。序列译码（费诺算法）的复杂度与m无关，适合大编码约束长度（即具有较大自由距离）的卷积码或者误码率低于10-6的业务需求。这种算法的收敛速度与信道干扰程度有关，译码实时性较差，使用软判决较为复杂[2]。本文主要研究（2,1,7）卷积码的viterbi译码，其中码率为1/2，约束长度为7，共有64个状态。1.2数字信号处理（DSP）20世纪60年代以来，随着大规模集成电路、数字计算机等信息技术的飞速发展。数字信号处理（DigitalSignalProcessing,DSP）技术应运而生并得到快速的发展。在过去的20多年里，DSP在理论和应用方面不断地进步和完善，在越来越多的应用领域中迅速取代传统的模拟信号处理方法，并且开辟出许多新的应用领域。目前数字信号处理技术已经在通信、雷达、航空航天、工业控制、生物医学工程、网络及家电领域得到极为广泛的应用，数字时代正在到来。由于DSP技术应用非常广泛，迫切需要一种能高效完成复杂数字信号处理或数字系统控制，能够作为DSP系统核心的器件。因此，众多半导体厂商投入到高性能数字信号处理器（DigitalSignalProcessors,DSPs）芯片的研发当中。1982年，美国德州仪器公司（TexasInstrumentsIncorporation,简称TI公司）推出了该公司的第一款DSPs芯片，很快DSPs芯片就以其数字器件特有的稳定性、可重复性、可大规模集成和易于实现DSP算法等优点，为数字信号处理技术带来了更大的发展和应用前景。采用各种类型DSPs实现系统的数字化处理和控制已经成为了未来发展的趋势，并且随着DSPs运算能力的不断提高，数字信...