2022EDA技术在电路设计中的地位和作用EDA技术在电路设计中的地位和作用20世纪后半期,随着集成电路和计算机技术的发展,数字系统也得到了飞速发展,其实现方法经验了由分立元件、SSI、MSI到LSI、VLSI以及UVLSI的过程.下面是我整理的关于EDA技术在电路设计中的地位和作用，希望大家仔细阅读!1EDA技术发展概述EDA是以计算机为平台,融合了应用电子技术、计算机技术、智第1页共20页能化技术最新成果而研制的电子CAD通用软件包,主要协助进行三方面的工作:IC设计、电子线路设计以及PCB设计.回顾近30年电子设计技术的发展历程,可将EDA技术分为三个阶段:20世纪70年头为CAD阶段,人们起先用计算机协助进行IC版图编辑、PCB布局布线,取代了手工操作,产生计算机协助设计的概念.20世纪80年头为CAE阶段,与CAD相比,除了纯粹的图形设计功能之外,又增加了电路功能设计和结构设计,并且通过电器连接网络表将二者结合在一起,实现了工程设计,这就是计算机协助设计的概念.CAE的主要功能是:原理图输入,逻辑图仿真,电路分析,自动布局布线,PCB分析.20世纪90第2页共20页年头为EDA阶段,尽管CAD/CAE技术取得了很大的胜利,但并没有把人们从繁重的劳动中解放出来.在整个设计过程中,自动化和智能化程度还不高,各种软件界面千差万别,学习运用困难,互不兼容,干脆影响到设计环节的连接.基于以上环节不足,人们起先追求:贯彻整个设计过程的自动化,这就是EDA即电子系统设计自动化.2EDA技术的基本特征及试验室配置EDA代表了当今电子设计技术发展的方向,它的基本特征是:设计人员根据;自顶向下;的设计方法,对整个系统进行方案设计和功能划分,系统的关键电路用一片或几片专用集成电路(ASIC)实现,然后采纳第3页共20页硬件描述语言(HDL)完成系统设计,最终通过综合器和适配器生成最终的目标器件.这样的设计方法被称为高层次的电子设计方法,下面介绍与EDA基本特征有关的几个概念.2.1;自顶而下;的设计方法10年前,电子设计的基本思路还是选择标准的集成电路;自底向上;(Bottom-Up)地构造出一个新的系统.这样的设计方法犹如一砖一瓦建立楼房,不仅效率低、成本高而且简单出错.高层次的设计给我们供应了一种;自顶向下;(Top-Down)的全新设计方法,这种方法首先从系统入手,在顶层进行功能方框图的划分和结构设计.在方框图一第4页共20页级进行仿真、纠错,并用硬件描述语言对高层的系统进行描述,在系统一级进行验证.然后用综合优化工具生成详细的门电路网表,其对应的物理实现级可以是印刷电路板或专用集成电路.由于设计的主要仿真和调试过程是在高层次上完成的.这既有利于早期发觉结构设计上的错误,避开设计工时的奢侈,同时也削减了逻辑功能仿真的工作量,提高了设计的一次胜利率.2.2ASIC设计现在电子产品的困难程度日益加深,一个电子系统可能由数万个中小集成电路构成,这就带来了体积大、功耗大、牢靠性差的问题,解第5页共20页决这一问题的有效方法就是采纳ASIC芯片进行设计.ASIC根据设计方法的不同可分为全定制ASIC,半定制ASIC,可编程ASIC(也成为可编程逻辑器件).设计全定制ASIC芯片时,设计人员要定义芯片上全部晶体管的几何图形和工艺规则,最终将设计结果交由IC厂家掩膜制造完成.优点是:芯片可以获得最优的性能,即面积利用率高、速度快、功耗低.缺点是:开发周期长,费用高,只适合大批量产品开发.半定制ASIC芯片的版图设计方法有所不同,分为门阵列设计方法和标准单元设计方法.这两种设计方法都是约束性设计方法,其主要第6页共20页目的就是简化设计,以牺牲芯片性能为代价来缩短开发时间.可编程逻辑器件自20世纪70年头以来,经验了PAL、GAL、CPLD、FPGA几个发展阶段,其中CPLD/FPGA属于高密度逻辑器件,目前集程度已高达200万门/片,它将掩膜ASIC集程度高的优点和可编程逻辑器件设计生产便利的特点结合在一起,特殊适合于样品探讨或小批量产品开发,使产品能以最快的速度上市,而当市场扩大时,它可以很简单的转由掩膜ASIC实现,因此开发风险也大为降低.上述ASIC芯片,尤其是CPLD/FPGA器件,已成为现代高层次电子设计方法的实现载体.2.3硬件描述语言第7页共20页硬件描述语言(HDL)是一种用于硬件电子设计的计算机语言.它用软件编程的方式来描述电子系统的逻辑功...
