Cadence Allegro 16.6实战必备教程VIP专享VIP免费

目录CONTENTS\第 1 章Oread Capture CIS 原理图设计1.1菜单栏详解1.2建立单逻辑器件1.3建立多逻辑器件1.3.1方式一1.3.2方式二1.4绘制原理图1.4.1建立工程1.4.2绘制过程洋解1.5添加 “Intersheet References” ••1.6DRC 检查1.7生成网络表1-7.1生成网络表的操作⋯ ⋯1.7.2常见错误解析1.7.3交K 设置第 2 章Allegro 基本概念与一般操作⋯-2.1Class 与 Subclass2.2常见文件格式2.3操作习惯第 3 章PCB Designer 焊盘设计3.1基本要素讲解3.2焊盘命名规范3.2.1通孔焊盘3.2.2表贴焊盘3.2.3过孔3.3表贴焊盘的建立⋯3.4通孔焊盘的建立3.5不规则焊盘的建立第 4 章 快 捷 操 作 的 设 置4.1快捷键的设置4.2Stroke 功能的使用( 1 )( I )( 11)(!7)( 17)( 21 )( 25 )(25 )(27 )( 30)(33 )(34 )(34 )(36 )( 36)( 38 )(38)( 41 )( 42 )(44)(44)( 44 )(44 )( 45 )(46)( 46)( 50 )( 54)(60 )( 60)(61 )• V•(65)第 5 章封装的制作5.1SMD 封装的制作5.1.1手动制作实例演示 ⋯5.1.2向导制作 DDR2 封装5.2插件封装的制作5.3不规则封装的制作5.4焊盘的更新与替换5.4.1更新焊盘5.4.2替换焊盘第 6 章PCB 设计预处理6.1建立电路板6.1.1手动建立电路板6.1.2向导建立电路板6.1.3导入 DXF 文件6.2Allegro 环境的设置6.2.1绘图参数的设置⋯ ⋯6.2.2Grid 的设置6.2.3颜色属性的设置⋯ ⋯6.3自动保存功能的设置6.4光标显示方式的设置6.5窗口布局的设置6.6层叠设置6.7Parameters 模板复用6.8导入网络表6.8.1导入网络表的操作⋯•6.8.2常见错误解析第 7 章约束管理器的设置7.1CM 的作用及重要性7.2CM 界面详解7.3物理规则设置7.3.1POWER 规则设置 ⋯7.3.2差分线规则设置⋯ ⋯7.4间距规则设置7.5差分等长设置7.5.1方式一7.5.2方式二7.6DDR2 实例等长设置7.7Xnet 的设置7.7.1概念介绍(65)(65)(71 )(76)(77)(78)(78)(79)(81 )(81 )( 81 )( 81 )(90)(95)(95)(96)(97)(98)(99)( 102 )(103 )(105)(106)(106)(107)(109)( 109)(109)(118)( 118)( 120)( 121 )( 123)(124)(127)(130)(135)( 135)• VI •( 135 )7.7.2实例演示7.7.3技巧拓展7.8特殊区域规则的设置 ⋯⋯-7.9规则幵关的设置第 8 章 布 局 详 解8.1元件的快速放置8.2交互设置8.3MOVE 命令详解8.3.1选项详解8.3.2实例演示8.4布局常用设置8.5Keepin/Keepout 区域设置8.6坐标精确放置器件8.7査找器件8....