EDAVerilogHDL期末必考试题

一、填空题（1 0 分,每小题 1 分） 1. 用EDA 技 术 进 行 电 子 系 统 设 计 的 目 标 是 最 终 完 成 ASIC 的...