2.21 8259 的工作原理： 一、数据总线缓冲器:8259A 与系统数据总线的接口，是8 位双向三态缓冲器。CPU 与8259A 之间的控制命令信息、状态信息以及中断类型信息，都是通过缓冲器传送的。 二、读/写控制逻辑:CPU 通过它实现对8259A 的读/写操作。 三、级连缓冲器:用以实现8259A 芯片之间的级连，使得中断源可以由8 级扩展至64 级。 四、控制逻辑电路:对整个芯片内部各部件的工作进行协调和控制。 五、中断请求寄存器IRR:8 位，用以分别保存8 个中断请求信号，当响应的中断请求输入引脚有中断请求时，该寄存器的相应位置1。 六、中断屏蔽寄存器IMR:8 位，相应位用以对8 个中断源的中断请求信号进行屏蔽控制。当其中某位置“0“时，则相应的中断请求可以向CPU 提出；否则，相应的中断请求被屏蔽，即不允许向CPU 提出中断请求。该寄存器的内容为8259A 的操作命令字 OCW1，可以由程序设置或改变。 七、中断服务寄存器ISR:8 位，当CPU 正在处理某个中断源的中断请求时，ISR 寄存器中的相应位置1。 八、用以比较正在处理的中断和刚刚进入的中断请求之间的优先级别，以决定是否产生多重中断或中断嵌套。 2.22 8255A 的工作原理： 一、8255A 的内部结构: 1、数据总线缓冲器:这是一个双向三态的8 位数据缓冲器，它是8255A 与微机系统数据总线的接口。输入输出的数据、CPU 输出的控制字以及CPU 输入的状态信息都是通过这个缓冲器传送的。 2、三个端口A，B 和C:A 端口包含一个8 位数据输出锁存器和缓冲器，一个8 位数据输入锁存器。B 端口包含一个8位数据输入/输出锁存器和缓冲器，一个8 位数据输入缓冲器。C 端口包含一个8 位数据输出锁存器和缓冲器，一个8位数据输入缓冲器(输入没有锁存器)。 3、A 组和B 组控制电路:这是两组根据CPU 输出的控制字控制8255 工作方式的电路，它们对于 CPU 而言，共用一个端口地址相同的控制字寄存器，接收 CPU 输出的一字节方式控制字或对C 口按位复位字命令。方式控制字的高 5 位决定 A 组的工作方式，低 3 位决定 B 组的工作方式。对C 口按位复位命令字可对C 口的每一位实现置位或复位。A 组控制电路控制A 口和C 口上半部，B 组控制电路控制B 口和C 口下半部。 4、读写控制逻辑:用来控制把 CPU 输出的控制字或数据送至相应端口，也由它来控制把状态信息或输入数据通过相应的端口送到 CPU。 二、8255A 的 工作方式: 方式 0---基本输入输...
