精品文档---下载后可任意编辑TD-LTE 系统中上行共享信道译码的讨论与 FPGA 实现的开题报告一、选题背景TD-LTE（Time Division Long Term Evolution）是一种基于时间分割多址技术的 4G 无线通信技术
其中，上行通信采纳的是 SC-FDMA（Single Carrier- Frequency Division Multiple Access）调制方式，上行共享信道包括物理上行共享信道（PUSCH）和物理随机接入信道（PRACH）
上行共享信道的译码对传输数据的可靠性和延迟等有很大影响
因此，对上行共享信道的译码进行讨论和优化受到了广泛关注
FPGA（Field Programmable Gate Array）是一种可编程的逻辑器件，可以快速地实现各种数字电路
由于其具有高性能、低功耗、灵活性等优点，FPGA 逐渐成为无线通信系统中各种算法和协议的实现平台
因此，本课题将尝试利用 FPGA 实现 TD-LTE 系统中上行共享信道译码的算法
二、讨论内容1
讨论 TD-LTE 系统中上行共享信道的译码算法及其性能表现，对其进行仿真分析和性能评测
分析上行共享信道译码算法在 FPGA 实现中的瓶颈，探究加速上行共享信道译码算法的方法
基于 FPGA，实现 TD-LTE 系统中上行共享信道的译码算法，验证算法的准确性和可行性，并分析实现的性能指标
三、预期成果1
TD-LTE 系统中上行共享信道译码的仿真模型
上行共享信道译码算法在 FPGA 实现中的优化方法和实现方案
基于 FPGA 的 TD-LTE 系统上行共享信道译码实现，包括相关的软件和硬件设计文档
对基于 FPGA 的 TD-LTE 系统上行共享信道译码算法实现的性能指标的分析
