能全面的布局布线系统 概述 IC Compiler 是 Synopsys Galaxy™ 设计实现平台的一个必要组成部分。整个设计实现平台提供全面的设计解决方案，包括逻辑综合、物理实现、低功耗设计及可制造性设计。 IC Compiler 是一个单独的、具备收敛性的、芯片级物理实现工具，集扁平化及层次化设计规划、布局和优化、时钟树综合、布线、可制造性及低功耗众多功能于一体，使设计人员能够如期完成当前的高性能、高度复杂的设计实现。下载数据手册 IC Compiler 是一套功能全面的布局布线系统，在时序、面积、功耗、信号完整性、布线能力、“开箱即用”结果及快速设计收敛方面均可提供最佳结果质量 (QoR)。 整个流程中的多核支持可提高生产率。 新技术使设计人员能够处理数千兆规模的复杂设计，并满足紧张的项目日程安排。 IC Compiler 与行业标准签核解决方案 – PrimeTime® SI 及 StarRC™ 有着紧密的相关性。 此外 ，还 提供采 用 PrimeTime ECO 指 导 信息 的最佳物理 ECO 实现解决方案。 日益 复杂的设计、不 断 增 加 的 DRC 规则 以 及复杂的制造合规性需 求 使得 当前盛行的先 实现后 验 证 的做 法 造成物理验 证 不 够令 人满意 。 IC Validator DRC/LVS 签核解决方案与 IC Compiler 的无 缝 集成使 In-Design 技术成为 可能，从 而 缓解设计人员在设计实现阶 段 做 快速签核收敛所 遇 到 的困 难 。 IC Compiler 提供全面的可制造性解决方案，在优化时序、面积、功耗、可测 性和可布线性的同 时,良 率也 得 以 优化。 IC Compiler 不 仅 可以 提高设计的可制造性，还 可以 优化功能及参 数化的良 率。 采 用 IC Compiler 并行层次化设计可强 化设计规划和芯片级可行性尝 试 及分析功能，能够处理大 规模复杂设计。 通 过 早 期分析 和可行性探 索 ，IC Compiler 能够提供更 小 的芯片尺 寸 ，实现可预 见 的设计收敛，从 而 降 低设计成本 。 采 用 Zroute 技术的 IC Compiler 结合先 进 的布线算 法 、并行的可制造性优化和多线程技术，不 仅 可以 提高可制造性，还 可以 大 幅 缩 短 设计周 转 时间 。 IC Compiler 紧密联 结 Design Compiler® Graphical、PrimeTime-SI、StarRC、IC Validator 和 PrimeRail 的快速设计收敛和强 大 的生产能力，使所 有设计人员受 益 。...
