电脑桌面
添加小米粒文库到电脑桌面
安装后可以在桌面快捷访问

工艺流程实验VIP免费

工艺流程实验_第1页
1/7
工艺流程实验_第2页
2/7
工艺流程实验_第3页
3/7
ISETCAD课程设计教学大纲ISETCAD环境的熟悉了解一.GENESISe——ISETCAD模拟工具的用户主界面1)包括GENESISe平台下如何浏览、打开、保存、增加、删除、更改项目;增加实验;增加实验参数;改变性能;增加工具流程等;2)理解基本的项目所需要使用的工具,每个工具的具体功能及相互之间的关系。二.工艺流程模拟工具LIGMENT/DIOS,器件边界及网格加密工具MDRAW1)掌握基本工艺流程,能在LIGMENT平台下完成一个完整工艺的模拟;2)在运用DIOS工具时会调用在LIGMENT中生成的*_dio.cmd文件;3)能直接编辑*_dio.cmd文件,并在终端下运行;4)掌握在MDRAW平台下进行器件的边界、掺杂、网格的编辑。三.器件仿真工具DESSIS,曲线检测工具INSPECT和TECPLOT。1)理解DESSIS文件的基本结构,例如:文件模块、电路模块、物理模块、数学模块、解算模块;2)应用INSPECT提取器件的参数,例如:MOSFET的阈值电压(Vt)、击穿电压BV、饱和电流Isat等;3)应用TECPLOT观察器件的具体信息,例如:杂质浓度、电场、晶格温度、电子密度、迁移率分布等。课程设计题目设计一PN结实验1)运用MDRAW工具设计一个PN结的边界(如图所示)及掺杂;2)在MDRAW下对器件必要的位置进行网格加密;3)编辑*_des.cmd文件,并在终端下运行此程序,考虑偏压分别在-2V,0V,0.5V时各自的特性;4)应用TECPLOT工具查看PN结的杂质浓度,电场分布,电子电流密度,空穴电流密度分布。提示:*_des.cmd文件的编辑可以参看软件中提供的例子并加以修改。所需条件:NA=3×1017,ND=3×1018设计二NMOS管阈值电压Vt特性实验1)运用MDRAW工具设计一个栅长为0.18μm的NMOS管的边界及掺杂;2)在MDRAW下对器件必要的位置进行网格加密;3)编辑*_des.cmd文件,并在终端下运行此程序;4)应用INSPECT工具得出器件的Vt特性曲线;注:要求在*_des.cmd文件的编辑时必须考虑到器件的二级效应,如:DIBL效应(drain-inducedbarrierlowering),体效应(衬底偏置电压对阈值电压的影响),考虑一个即可。提示:*_des.cmd文件编辑重点在于考虑DIBL效应时对不同Vd下栅电压的扫描,考虑体效应时对不同衬底负偏压Vsub下栅电压的扫描。并在MDRAW中改变栅长,如:0.14μm,0.10μm等,改变氧化层厚度,掺杂浓度重复上述操作,提取各自的阈值电压进行比较。设计三PMOS管Id-Vg特性实验1)运用MDRAW工具设计一个栅长为0.18μm的PMOS管的边界及掺杂;2)在MDRAW下对器件必要的位置进行网格加密;3)编辑*_des.cmd文件,并在终端下运行此程序,其中在Vd为0V时Vg从-2V扫到0V;4)应用INSPECT工具得出器件的Id-Vg特性曲线,提取阈值电压值。提示:*_des.cmd文件的编辑必须注意PMOS管与NMOS管的不同,沟道传输载流子为空穴。注:尝试改变栅长,如:0.14μm,0.10μm,等,再次重复以上步骤。设计四NMOS管Id-Vd特性实验1)运用MDRAW工具设计一个栅长为0.18μm的NMOS管的边界及掺杂;2)在MDRAW下对器件必要的位置进行网格加密;3)编辑*_des.cmd文件,并在终端下运行此程序;4)应用INSPECT工具得出器件的Id-Vd特性曲线。提示:*_des.cmd文件的编辑必须考虑不同栅电压下的Id-Vd(如:Vg=0.2V,Vg=0.5V,Vg=0.8V,Vg=1.5V,Vg=2.0V),Vd扫描范围:0V~2V,最后得到一簇Id-Vd曲线。设计五NMOS管衬底电流特性实验1)运用MDRAW工具设计一个栅长为0.18μm的NMOS管的边界及掺杂;2)在MDRAW下对器件必要的位置进行网格加密;3)编辑*_des.cmd文件,并在终端下运行此程序;4)应用INSPECT工具得出器件的Id-Vd特性曲线,观察在DD和HD方法下不同的结果。提示:*_des.cmd文件的编辑中在漏电压为2V时对栅电压进行扫描(从0V到3V)注:考虑在DESSIS中用扩散-漂移(DD:drift-diffusion:)的方法和流体力学(HD:hydrodynamics)的方法分别进行模拟,且考虑到电子要能达到衬底则设电子复合速度在衬底处为0Electrode{...{Name="substrate"Voltage=0.0eRecVelocity=0}}设计六SOI的阈值电压Vt特性实验1)MDRAW工具设计一个SOI的边界及掺杂(绝缘层厚度为50纳米,有效沟道长度为0.48μm);2)在DIOS下对器件的工艺参数值进行规定,在MDRAW中对网格进行再加密;3)编辑*_des.cmd文件...

1、当您付费下载文档后,您只拥有了使用权限,并不意味着购买了版权,文档只能用于自身使用,不得用于其他商业用途(如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利)。
2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。
3、如文档内容存在违规,或者侵犯商业秘密、侵犯著作权等,请点击“违规举报”。

碎片内容

工艺流程实验

您可能关注的文档

确认删除?
VIP
微信客服
  • 扫码咨询
会员Q群
  • 会员专属群点击这里加入QQ群
客服邮箱
回到顶部