人力资源-PCB--LAYOUT面试基本试题VIP专享VIP免费

LAYOUT面试试题1）请简单说明LAYOUT的流程？简要流程：原理图——新建库需求，网表输入其他需求——（倒入网表）设计要求分析——布局，规则导入——布局确认——（OK）PCB布线、验证、优化——布线确认——设计资料输出——最终确认，结束2）哪些因数会影响布线的阻抗及差分阻抗？不同阻抗如何在同一块板子上实现？答：影响因数：线宽，铜厚，介质介电常数叠层结构，同时影响差分阻抗的还有差分对的间距。不同阻抗通常采用不同线宽或换层来达到要求3）请问您做过哪此方面的板子，做过主机板吗？请对主机板一此主要零件如VGA、LAN、1394layout时需注意事项做简要描述。VGA:基本走线要求:1.RED、GREEN、BLUE必须绕在一起，视情况包GND.R.G.B不要跨切割。2HSYNC、VSYNC必须绕在一起,视情况包GND.LAN:基本走线要求1.同一组线，必须绕在一起。2Net:RX，TX：必须differentialpair绕线.1394:基本走线要求:1.Differentialpair绕线,同层,平行,不要跨切割.2.同一组线，必须绕在一起。3与高速信号线间距不小于50milUSB:基本走线要求:1Differentialpair绕线,同层,平行,不要跨切割.2同一组线，必须绕在一起4）ALLEGRO中零件PAD共分这此层，请分别解释图中regularpad、thermalrelief、antipad的意思及三者之间的关系。Top、bottom、soldermask-top、soldermask-bottom、pastemask_top、pastemask_bottom之间的关系。5）在高速PCB设计时我们使用的软件都只不过是对设置好的EMC、EMI规则进行检查，而设计者应该从那些方面去考虑EMC、EMI的规则？怎样设置规则？6）电源以及电源转换部分是系统的心脏，请描述TRACE宽度与流过电流大小的关系。7）什么叫差分线？为什么要走差分线？走差分线需要注意什么？（1）通俗地说，就是驱动端发送两个等值、反相的信号，接收端端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。（2）a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。（3）等长、等距”。等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。“尽量靠近原则”有时候也是差分走线的要求之一。当然所有这些规则都不是用来生搬硬套的.8）PCB设计时，为何要铺铜？在做pcb板的时候，为了减小干扰，地线是否应该构成闭和形式？在PCB设计中，通常将地线又分为保护地和信号地；电源地又分为数字地和模拟地，为什么要对地线进行划分？一般铺铜有几个方面原因：１，EMC.对于大面积的地或电源铺铜，会起到屏蔽作用，有些特殊地，如PGND起到防护作用。２，PCB工艺要求。一般为了保证电镀效果，或者层压不变形，对于布线较少的PCB板层铺铜。３，信号完整性要求，给高频数字信号一个完整的回流路径，并减少直流网络的布线。4，当然还有散热，特殊器件安装要求铺铜等等原因。在做PCB板的时候，一般来讲都要减小回路面积，以便减少干扰，布地线的时候，也不应布成闭合形式，而是布成树枝状较好，还有就是要尽可能增大地的面积。划分地的目的主要是出于EMC的考虑，担心数字部分电源和地上的噪声会对其它信号，特别是模拟信号通过传导途径有干扰。至于信号的和保护地的划分，是因为EMC中ESD静放电的考虑，类似于我们生活中避雷针接地的作用。无论怎样分，最终的大地只有一个。只是噪声泻放途径不同而已。9）请说明EMC,ESD的含义。做过此认证的产品吗？如有请谈谈实施经验。EMC：电磁兼容ESD：静电释放10)谈谈对DFM的认识及常识。答：DFM就是可制造性设计一些常识：最小孔径，最小线间距（了解制造商的工艺水平）同种有极性的器件尽量保持方向...