CIC插值滤波器设计指导2007年11月12日杜伟韬0
1版修订记录:设计目标设计一个16倍的插值的CIC滤波器IP,名称为CIC16I
接口如下图所示,左边为输入信号右边为输出信号,黑体表示多比特位宽
管脚说明信号名称方向位宽定义备注CLK输入1时钟上升沿RST输入1复位高电平异步DIN输入参数化(16)输入数据CLK同步DINEN输入1输入数据使能高有效CLK同步,单周期有效DOUT输出参数化(16)输出数据CLK同步DOUTEN输出1输出数据使能高有效CLK同步,单周期有效OUTIDX输出2输出标号表示当前输出数据在其插值序列中的位置CLKOUT输出1输出时钟与CLK在概念上为同一时钟,仅用于测试I/O时序说明:CIC16I所有电路位于一个时钟域中,CIC16I的输入输出数据均为时钟驱动,即输入数据DIN需要使用使能信号DINEN同步,DINEN信号为单周期有效,相邻的两个DIN输入数据需要间隔至少16个时钟周期
每当一个有效的DIN数据进入CIC16I,经过P个时钟周期的流水延迟后(用户对P的数值没有具体要求),DIN[n]对应的16个插值结果样点数据DOUT[n,0]~DOUT[n,15]在16个时钟周期内连续输出,对于每个有效输出的DOUT[n,k]数据,DOUTEN作为其高有效单周期的驱动信号
CIC16I的输入、输出数据均为16比特有符号数,内部节点数据宽度不限,但是要求尽量达到较高的计算精度
设计成果设计过程完成后,应当还有以下设计资料
参考文献需求分析和理论算法推导报告定点算法研究及仿真结果报告电路结构设计报告用户手册与测试报告定点仿真代码Testbenc代码RTL代码设计阶段规划整个设计流程分为资料阅读阶段,需求分析和理论算法设计与仿真阶段,定点算法设计和仿真阶段,电路RTL结构设计、验证阶段
1资料阅读阅读相关书籍和论文,明确以下问题