2024初级网络工程师面试题及答案VIP免费

2022初级网络工程师面试题及答案初级网络工程师面试题及答案NIIT是印度国家信息技术学院的简称，于1981年成立于印度首都新德里供应教化、软件解决方案和教化多媒体等多项服务。以下是我整理的关于NIIT认证考试试题，希望大家仔细阅读!1.硬件工程师的主要职责是什么?数字电路和模拟电路的区分。在硬件设计是应当留意什么?2.总线是什么概念?什么原理?常用的总线有哪些?第1页共12页各种存储器的具体性能介绍、设计要点及选型.描述反馈电路的概念，列举他们的应用。反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。负反馈的优点：降低放大器的增益灵敏度，变更输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带自动调整作用。第2页共12页电压负反馈的特点：电路的输出电压趋向于维持恒定。电流负反馈的特点：电路的输出电流趋向于维持恒定。3、有源滤波器和无源滤波器的区分无源滤波器：这种电路主要有无源元件R、L和C组成有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有肯定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。第3页共12页同步电路和异步电路的区分是什么?同步电路：存储电路中全部触发器的时钟输入端都接同一个时钟脉冲源，因而全部触发器的状态的改变都与所加的时钟脉冲信号同步。异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态改变与时钟脉冲同步，而其他的触发器的状态改变不与时钟脉冲同步。什么是"线与"逻辑，要实现它，在硬件特性上有什么详细要求?将两个门电路的输出端并联以实现与逻辑的功能成为线与。在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。第4页共12页由于不用OC门可能使灌电流过大，而烧坏逻辑门。上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流实力考虑应当足够大;电阻大，电流小。2、从确保足够的驱动电流考虑应当足够小;电阻小，电流大。3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理//OC门电路必需加上拉电阻，以提高输出的搞电平值。OC门电路要输出“1”时才须要加上拉电阻不加根本就没有高第5页共12页电平在有时我们用OC门作驱动(例如限制一个LED)灌电流工作时就可以不加上拉电阻OC门可以实现“线与”运算OC门就是集电极开路输出总之加上拉电阻能够提高驱动实力。如何解决亚稳态。(飞利浦-大唐笔试)?亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预料该单元的输出电平，也第6页共12页无法预料何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。解决方法：1降低系统时钟频率2用反应更快的FF3引入同步机制，防止亚稳态传播4改善时钟质量，用边沿改变快速的时钟信号关键是器件运用比较好的工艺和时钟周期的.裕量要大。亚稳态第7页共12页寄存用d只是一个方法，有时候通过not，buf等都能达到信号过滤的效果3.NorFlash和NandFlash的区分是什么?4.SDRAM/SRAM/SSRAM区分是什么?SDRAM、DDR;SDRAM(125/133MHz)的PCB设计阅历与精华;SRAM：静态RAMDRAM：动态RAMSSRAM：SynchronousStaticRandomAccessMemory同步静态随机访问存储器。它的一种类型的SRAM。SSRAM的全部访问都在时钟第8页共12页的上升/下降沿启动。地址、数据输入和其它限制信号均于时钟信号相关。这一点与异步SRAM不同，异步SRAM的访问独立于时钟，数据输入和输出都由地址的改变限制。SDRAM：SynchronousDRAM同步动态随机存储器如何在总体设计阶段避开出现致命性错误?晶振与时钟系统原理设计阅历与精华;高速CPU和低速CPU的设计有什么其别?PCB设计中生产、加工工艺的相关要求高速PCB设计中...