电脑桌面
添加小米粒文库到电脑桌面
安装后可以在桌面快捷访问

Xilinx+CPLD介绍VIP免费

Xilinx+CPLD介绍_第1页
1/18
Xilinx+CPLD介绍_第2页
2/18
Xilinx+CPLD介绍_第3页
3/18
XilinxCPLD系列产品1.1简介XilinxCPLD系列器件包括XC9500系列器件、CoolRunnerXPLA和CoolRunner-Ⅱ系列器件。XilinxCPLD器件可使用Foundation或ISE开发软件进行开发设计,也可使用专门针对CPLD器件的Webpack开发软件进行设计。1.1.1XC9500系列CPLD器件Xilinx公司的CPLD器件被广泛地应用在通信系统、网络、计算机系统及控制系统等电子系统中。XC9500系列CPLD器件的tPD最快达3.5ns,宏单元数达288个,可用门数达6400个,系统时钟可达到200MHz。XC9500系列器件采用快闪存储技术(FastFLASH),与E2CMOS工艺相比,功耗明显降低。XC9500系列产品均符合PCI总线规范;含JTAG测试接口电路,具有可测试性;具有在系统可编程(InSystemProgrammable,ISP)能力。XC9500系列器件分XC95005V器件、XC9500XL3.3V器件和XC9500XV2.5V器件3种类型,XC9500系列可提供从最简单的PAL综合设计到最先进的实时硬件现场升级的全套解决方案。表1-1~表1-3分别列出了XC9500、XC9500XL和XC9500XV系列器件的基本特征。表1-4~表1-6则分别列出了XC9500、XC9500XL和XC9500XV器件的封装和I/O引脚数。其中fCNT代表16位计数器操作频率,fsys表示一般目标系统设计中生成多重功能块所需的内部操作频率。表1-1XC9500系列器件特征系列器件XC9536XC9572XC95108XC95144XC95216XC95288宏单元3672108144216288可用门数80016002400320048006400寄存器3672108144216288tPD/ns57.57.57.51015tSU/ns3.54.54.54.56.08.0tCO/ns4.04.54.54.56.08.0tCNT/MHz(1)100125125125111.192.2tSYS/MHz(2)10083.383.383.366.756.6表1-2XC9500XL系列器件特征系列器件XC9536XLXC9572XLXC95144XLXC95288XL宏单元3672144288可用门数800160032006400寄存器3672144288续表系列器件XC9536XLXC9572XLXC95144XLXC95288XLtPD/ns5556tSU/ns3.73.73.74.0tCO/ns3.53.53.53.8tSYS/MHz178178178208表1-3XC9500XV系列器件特征系列器件XC9536XVXC9572XVXC95144XVXC95288XV宏单元3672144288可用门数800160032006400寄存器3672144288tPD/ns5556tSU/ns3.53.53.54tCO/ns3.53.53.53.8tSYS/MHz222222222208输出扩展1124表1-4XC9500CPLD封装及I/O引脚数系列器件XC9536XC9572XC95108XC95144XC95216XC9528844脚VQFP3444脚PLCC343448脚CSP3484脚PLCC6969100脚TQFP728181100脚PQFP728181160脚PQFP108133133208HQFP166168352脚BGA166192表1-5XC9500XLCPLD封装及I/O引脚数系列器件XC9536XVXC9572XVXC95144XVXC95288XV44脚PLCC343464脚VQFP52100脚TQFP7281144脚TQFP117117208脚TQFP7248脚CSP3638144脚CSP117256脚BGA192·7·表1-6XC9500XVCPLD封装及I/O引脚数(不包括4个专用JTAG引脚)系列器件XC9536XLXC9572XLXC95144XLXC95288XL44脚PLCC343464脚VQFP3652100脚TQFP7281144脚TQFP117117208脚TQFP16848脚CSP3638144脚CSP117256脚BGA192XC9500系列产品采用第二代“支持ISP”的引脚锁定结构,它拥有一个54bit输入函数块,使用户可以在进行多种改变的同时保持输出引脚固定。这个特点给设计带来了灵活性,如时钟完全受控。既可以对每个宏单元作输出使能反转,也可对个别的乘积项时钟作使能反转。XC9500XL和XC9500XV器件为低电压、低功耗的CPLD器件,使用XC9500XV器件可以比XC9500器件节省75%的功率,同时成本也大大降低。低电压不仅具有最佳的系统性能,同时确保灵活性和布通率,可以很方便地设计出工作频率近200MHz的快速同步DRAM控制器以及与微处理器配合更紧密的接口。与XC9500相比,XC9500XL和XC9500XV除具有速度优势外,性能也增强了许多。它增加了用于动态噪声控制的输入滞后功能,还增加了一条支持改进的互连测试的JTAGQ钳位指令。XC9500系列器件主要有以下几个特点。(1)高密度:XC9500系列器件内有36~288个宏单元(每个宏单元内有一个寄存器),800~6400个等效门,封装引脚44~352个。(2)高性能:XC9500系列器件所有信号都有相同的延时,而与其路径无关。其引脚到引脚的传输时间tPD最快可达3.5ns,相应的计数器频率fCNT可达125MHz。XC9500XLCPLD器件tPD最快可达4ns,相应的计数器频率fCNT可达200MHz。(3)系统内编程:所有XC9500系列器件均含有JTAG测试接口电路,具有...

1、当您付费下载文档后,您只拥有了使用权限,并不意味着购买了版权,文档只能用于自身使用,不得用于其他商业用途(如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利)。
2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。
3、如文档内容存在违规,或者侵犯商业秘密、侵犯著作权等,请点击“违规举报”。

碎片内容

Xilinx+CPLD介绍

确认删除?
VIP
微信客服
  • 扫码咨询
会员Q群
  • 会员专属群点击这里加入QQ群
客服邮箱
回到顶部