第2章ARM及其编程模型第一节ARM简介第二节RISC体系结构第三节ARM体系结构第四节ARM处理器的编程模型第五节ARM的异常中断第六节ARM7TDMI处理器内核简介第一节ARM简介ARM——（AdvancedRISCMachines）ARM——32位RISC结构IP核提供商第二节RISC体系结构CISC(complexinstructionsetcomputer)即复杂指令集,在20世纪90年代前被广泛的使用,其特点是通过存放在只读存储器中的微码(microcode)来控制整个处理器的运行。传统的CISC结构有其固有的缺点，即随着计算机技术的发展而不断引入新的复杂的指令集，为支持这些新增的指令，计算机的体系结构会越来越复杂，然而，在CISC指令集的各种指令中，其使用频率却相差悬殊，大约有20％的指令会被反复使用，占整个程序代码的80％。而余下的80％的指令却不经常使用，在程序设计中只占20％，显然，这种结构是不太合理的。RISC和CISC在构架上有着几个不同的地方:1）首先是指令集的设计上，RISC构架的指令格式和长度通常是固定的（如ARM是32位的指令）、且指令和寻址方式少而简单、大多数指令在一个周期内就可以执行完毕：CISC构架下的指令通常是可变的、指令类型也很多、一条指令通常要若干周期才可以执行完毕。由于指令集多少与复杂度上的差异，是RISC的处理器可以利用简单的硬件电路设计出指令解码功能，这样易于流水线的实现。相对的CISC则需要通过只读存储器里的微码来进行解码，CISC因为指令功能与指令参数变化较大，执行流水线作业时有较多的限制。2）其次，RISC在结构设计上是一个载入/存储的够架，只有载入和存储指令可以访问存储器，数据处理指令只对寄存器的内容进行操作。为了加速程序的运算，RISC会设定多组的寄存器，并且指定特殊用途的寄存器。CISC构架则允许数据处理指令对存储器进行操作，对寄存器的要求相对不高第三节ARM体系结构2.3.1ARM体系结构的版本2.3.2ARM体系结构的变种及版本命名格式2.3.3ARM处理器系列第三节ARM体系结构2.3.1ARM体系结构的版本1.版本1（v1）该版本包括：基本数据处理指令（不包括乘法）。字节、字以及半字加载/存储指令。分支(branch）指令，包括用于子程序调用的分支与链接（branch-and-link）。软件中断指令，用于进行操作系统调用。26位地址总线。2.版本2（v2）与版本1相比，版本2增加了下列指令：乘法与乘加指令（multiply&multiply-accumulate）支持协处理器。原子性（atomic)加载/存储指令SWP和SWPB(稍后的版本称v2a)。FIQ中的两个以上的分组寄存器。3.版本3（V3）版本3较以前的版本发生了大的变化，具体改进下：推出32位寻址能力。分开的CPSR(currentprogramstatusregister,当前程序状态寄存器)和SPSR（savedprogramstatusregister,备份的程序状态寄存器），当异常发生时，SPSR用于保存CPSR的当前值，从异常退出时则可以由SPSR来恢复CPSR。增加了两种异常模式，使操作系统代码可方便地使用数据访问中止异常、指令预取中止异常和未定义指令异常。增加了MRS指令和MSR指令,用于完成对CPSR和SPSR寄存器的读/写；修改了原来的从异常中返回的指令4.版本4（v4）版本4在版本3的基础上增加了如下内容：有符号、无符号的半字和有符号字节的load和store指令。增加了T变种，处理器可工作于Thumb状态，在该状态下，指令集是16位压缩指令集（Thumb指令集）。增加了处理器的特权模式。在该模式下，使用的是用户模式下的寄存器。另外，在版本4中还清楚地指明了哪些指令会引起未定义指令异常。版本4不再强制要求与以前的26位地址空间兼容。5.版本5（V5）与版本4相比，版本5增加或修改了下列指令：提高了T变种中ARM/Thumb指令混合使用的效率。增加了前导零计数（CLZ）指令。增加了BKPT（软件断点）指令。为支持协处理器设计提供了更多的可选择的指令。更加严格地定义了乘法指令对条件标志位的影响。6.版本6（v6）ARM体系版本6是2001年发布的，该版本在降低耗电的同时，还强化了图形处理性能。通过追加有效多媒体处理的SIMD(singleinstructionmultipledatastream,单指令流，多数据流)功能，将语音及图像的处理功能提高到原机型的4倍。2.3.2ARM体系结构的变种及版本命名...
