8位数码管动态显示电路设计VIP免费

电子课程设计—8位数码管动态显示电路设计学院：电子信息工程学院专业、班级：姓名：学号：指导老师：2014年12月目录一、设计任务与要求...................................................................3二、总体框图...............................................................................3三、选择器件...............................................................................3四、功能模块...............................................................................9五、总体设计电路图.................................................................10六、心得体会..............................................................................128位数码管动态显示电路设计一、设计任务与要求1.设计个8位数码管动态显示电路，动态显示1、2、3、4、5、6、7、8。2.要求在某一时刻，仅有一个LED数码管发光。3.该数码管发光一段时间后，下一个LED发光，这样8只数码管循环发光。4.当循环扫描速度足够快时，由于视觉暂留的原因，就会感觉8只数码管是在持续发光。5、研究循环地址码发生器的时钟频率和显示闪烁的关系。二、总体框图设计的总体框图如图2-1所示。图2-1总体框图三、选择器件1、数码管数码管是一种由发光二极管组成的断码型显示器件，如图1所示。U13DCD_HEX图1数码管数码管里有八个小LED发光二极管，通过控制不同的LED的亮灭来显示出不同的字形。数码管又分为共阴极和共阳极两种类型，其实共阴极就是将八个LED的阴极连在一起，让其接地，这样给任何一个LED的另一端高电平，它便能点亮。而共阳极就是将八个LED的阳极连在一起。2、非门74LS161计数器74LS138译码器数码管非门又称为反相器，是实现逻辑非运算的逻辑电路。非门有输入和输出两个端电路符号如图2所示，其输出端的圆圈代表反相的意思，当其输入端为高电平时输出端为低电平，当其输入端为低电平时输出端为高电平。也就是说，输入端和输出端的电平状态总是反相的。其真值表如表1所示。图2非门表1真值表输入输出AY01103、5V电源5VVCC电源如图3所示。图35V电源4、74LS138译码器74LS138译码器管脚图如图4所示。图474LS138译码器管脚图74LS138译码器的内部结构如图5所示。图574LS138译码器内部结构图用与非门组成的3线—8线译码器74LS138，S1、S2、S3是三个附加的控制端。当S1=1，S2+S3=0时，译码器处于工作状态；否则，译码器被禁止，所有的输出端被封锁在高电平。74LS138译码器的功能表如表2所示。表274LS138译码器功能表输入输出S1S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70XXXX11111111X1XXX11111111100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111105、74LS161计数器同步二进制计数器74LS161的功能同74LS160，也是异步清零的计数器，其逻辑符号如图6所示。图674LS161计数器从74LS161功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO=Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。其功能如表3所示。表374LS161计数器的功能表清零使能置数时钟输入输出CrPTLDCPDCBAQ3Q2Q1Q00xxXxXXxx00001xX0↑dcbadcba1111↑XxxX计数1011XXXxx保持1x01XxxxX保持（co=0）6、74LS74D触发器74LS74D触发器是具有异步置位和复位端其逻辑符号如图7所示。图774LS74D触发器异步置位和复位信号不仅直接触发从触发器，而且封锁同步输入端D和时钟端CLK，所以异步置位和复位在有效电平时，能够在同步输入端的作用失效。74LS74触发器的特性表如表4所示。表474LS74触发器的特性表输入输出说明———SD———RDCLKDQ^(n+1)01××1预置110××0预置零00××1不允许11↑00置...