"verilog"的相关文档 - 文档中心

基于verilog的数字时钟设计
课程设计基于verilogHDL的数字秒表设计系别：物理与电气工程学院专业：微电子学班级：<2>班成员：1目录一、前言…………………………………...
2024-09-2598559.62 KB9
下载文档
基于verilog的数字秒表的设计实现
《HDL语言应用与设计》实验报告基于verilogHDL数字秒表的设计班级：信科13-01班姓名：张谊坤学号：08133367教师：王冠军基于verilogHDL数字...
2024-09-25118344 KB26
下载文档
基于verilog的数字密码锁设计
课程设计报告课程设计题目：基于verilog的数字密码锁设计学号：201520070209学生姓名：尹景兴专业：通信工程班级：1521301指导教师：钟凯20...
2024-09-25129448.19 KB11
下载文档
基于verilog的分频器设计
分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作...
2024-09-25127142 KB10
下载文档
基于verilog的FPGA的电子密码锁的设计
基于FPGA的电子密码锁的设计报告摘要：基于FPGA设计的电子密码锁是一个小型的数字系统，与普通机械锁相比，具有许多独特的优点：保密性好，...
2024-09-2553617.67 KB7
下载文档
大量的verilog源代码
verilogHDL程序举例一，基本组合逻辑功能：双向管脚（clockedbidirectionalpin）verilogHDL:BidirectionalPinThisexampleimplementsaclocke...
2024-09-2316520.89 KB2
下载文档

首页上页 2 3 4 5 6 下页尾页

基于verilog的数字时钟设计VIP

基于verilog的数字秒表的设计实现VIP

基于verilog的数字密码锁设计VIP

基于verilog的分频器设计VIP

基于verilog的FPGA的电子密码锁的设计VIP

大量的verilog源代码VIP

基于verilog的数字时钟设计

基于verilog的数字秒表的设计实现

基于verilog的数字密码锁设计

基于verilog的分频器设计

基于verilog的FPGA的电子密码锁的设计

大量的verilog源代码