通 向 FPGA之 路 ---七天玩转Altera 之 时序篇 V1.0 目 录 ： 1. 时序分析基本概念 ................................................ 5 1.1 同步逻辑时延模型 ........................................... 5 1.1.1 时钟抖动与偏斜 ....................................... 5 1.1.2 建立时间/保持时间 .................................... 6 1.1.3 恢复时间/移除时间 .................................... 6 1.1.4 Launch Edge & Latch Edge ............................. 8 1.1.5 Data & Clock Time .................................... 8 1.2 时序分析基本公式 .......................................... 11 1.2.1 建立时间（Setup Time）检查 .......................... 11 1.2.2 保持时间（Hold Time）检查 ........................... 13 1.2.3 恢复时间（Recovery Time）检查 ....................... 15 1.2.4 移除时间（Removal Time）检查 ........................ 16 1.2.5 多周期路径（Multicycle Paths）检查 .................. 18 1.3 Altera 器件时序模型 ........................................ 18 1.4 基本单元与paths ........................................... 20 1.5 关键路径与时序优化方法 .................................... 21 1.6 FPGA 时序约束的几种方法 .................................... 22 1.7 对 Tsu 和 Tco 的简单约束 .................................... 23 2. 使用 Timequest 时序分析器约束分析设计 ........................... 26 2.1 Timequest 基础 ............................................. 26 2.1.1 时序约束和分析流程 .................................. 26 2.1.2 Timequest GUI ....................................... 27 2.1.3 看懂时序波形图 ...................................... 28 2.1.4 图解时序余量计算 .................................... 29 2.1.4.1 图解 Setup Time 时序余量 ....................... 29 2.1.4.2 图解 Multicycle Path 时序余量计算 .............. 33 2.2 时序约束 .................................................. 35 2.2.1 Clocks ...........................
