计算机组成原理-试验1静态随机存储器试验

计算机组成原理实验报告实验名称： 静态随机存储器实验实验类型：验证型实验环境： PC + TD-CMA 实验系统指导教师：专业年级：姓名：学号：实验地点：实验日期：实验成绩：一、实验目的：掌握静态随机存储器RAM 工作特性及数据的读写方法二、实验过程实验原理实验所用的静态存储器由一片6116（2K×8bit）构成（位于MEM 单元），如图2-1-1 所示。6116 有三个控制线：CS（片选线）、OE（读线）、WE（写线），其功能如表 2-1-1 所示，当片选有效（CS=0）时， OE=0 时进行读操作，WE=0 时进行写操作，本实验将CS 常接地。图 2-1-1 SRAM 6116 引脚图由于存储器（ MEM）最终是要挂接到CPU 上，所以其还需要一个读写控制逻辑，使得CPU 能控制MEM 的读写，实验中的读写控制逻辑如图2-1-2 所示，由于T3 的参与，可以保证MEM 的写脉宽与T3 一致，T3 由时序单元的TS3 给出（时序单元的介绍见附录 2）。IOM 用来选择是对I/O 还是对MEM 进行读写操作，RD=1 时为读， WR=1 时为写。实验原理图如图2-1-3 所示，存储器数据线接至数据总线，数据总线上接有8 个 LED 灯显示D7, D0 的内容。 地址线接至地址总线，地址总线上接有8 个 LED 灯显示A7,A0 的内容，地址由地址锁存器（74LS273，位于PC&AR 单元）给出。数据开关（位于IN 单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为 8 位，接入6116 的地址A7, A0， 6116 的高三位地址A10, A8 接地，所以其实际容量为256 字节。图 2-1-3 存储器实验原理图实验箱中所有单元的时序都连接至时序与操作台单元，CLR 都连接至CON 单元的CLR 按钮。实验时T3 由时序单元给出， 其余信号由CON 单元的二进制开关模拟给出，其中 IOM 应为低（即 MEM 操作）， RD、 WR 高有效， MR 和 MW 低有效， LDAR 高有效。(1) 关闭电源，连接实验电路，并检查无误。(2) 将时序与操作台单元的开关KK2 置为‘单拍’档 ,开关KK1、 KK3 置为‘运行’档。(3) 将 CON 单元的IOR 开关置为1（使IN 单元无输出），打开电源开关，如果听到有‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。(4) 给存储器的00H、 01H、 02H、 03H、 04H 地址单元中分别写入数据11H、 12H、 13H、14H、 15H。由前面的存储器实验原理图（图2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据...