FPGA 学习心得（一） 1.数字电路基础知识： 布尔代数、门级电路的内部晶体管结构、组合逻辑电路分析与设计、触发器、时序逻辑电路分析与设计 2.数字系统的构成： 传感器 AD 数字处理器 DA 执行部件 3.程序通在硬件上的执行过程： C 语言(经过编译)-->该处理器的机器语言(放入存储器)-->按时钟的节拍，逐条取出指令、分析指令、执行指令 4.DSP 处理是个广泛概念，统指在数字系统中做的变换(DFT)、滤波、编码解码、加密解密、压缩解压等处理 5.数字处理器包括两部分：高速数据通道接口逻辑、高速算法电路逻辑 6.当前，IC 产业包括 IC 制造和 IC 设计两部分，IC 设计技术发展速度高于 IC 设计 7.FPGA 设计的前续课程：数值分析、DSP、C 语言、算法与数据结构、数字电路、HDL 语言 计算机微体系结构 8.数字处理器处理性能的提高：软件算法的优化、微体系结构的优化 9.数字系统的实现方式： 编写 C 程序,然后用编译工具得到通用微处理器的机器指令代码，在通用微处理器上运行(如 8051/ARM/PENTUIM) 专用 DSP 硬件处理器 用 FPGA 硬件逻辑实现算法，但性能不如 ASIC 用 ASIC 实现，经费充足、大批量的情况下使用，因为投片成本高、周期长 10.FPGA 设计方法： IP 核重用、并行设计、层次化模块化设计、top-dow n 思想 FPGA 设计分工：前端逻辑设计、后端电路实现、仿真验证 11.matlab 的应用： matlab 中有许多现成的数学函数可以利用，节省了复杂函数的编写时间 matlab 可以与 C 程序接口 做算法仿真和验证时能很快生成有用的数据文件和表格 DSP builder 可以直接将 simulink 模型转换成 HDL 代码，跳过了中间的 C 语言改写步骤 12.常规从算法到硬件电路的开发过程： 算法的开发 C 语言的功能描述 并行结构的 C 语言改写 verilog 的改写 仿真、验证、修正 综合、布局布线、投入实用 13.C 语言改写成verilog 代码的困难点： 并行C 语言的改写，因为C 本身是顺序执行，而不是并行执行 不使用C 语言中的复杂数据结构，如指针 目前有将C 语言转换成verilog 的工具？ 14.HDL HDL 描述方法是从电路图描述方法演化来的，相比来说更容易修改 符合IEEE 标准的有verilog HDL 和VHDL VHDL 由美国国防部开发，有1987 和1993 两个版本 verilog 由cadence 持有，有1995、2001、2005 三个版本 verilog 较 VHDL 更有前景：具有模拟电路描述能力、不仅...
