1 第1 章 集成电路的基本制造工艺 1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。 第2 章 集成电路中的晶体管及其寄生效应 复 习 思 考 题 2.2 利用截锥体电阻公式，计算TTL“与非”门输出管的CSr，其图形如图题2.2 所示。 提示：先求截锥体的高度 upBLepimcjcepiTxxTT 然后利用公式： baabWLTrc•/ln1 ， 212••BLCEBLSCWLRr baabWLTrc•/ln3 321CCCCSrrrr 注意：在计算W、L 时, 应考虑横向扩散。 2.3 伴随一个横向 PNP 器件产生两个寄生的PNP 晶体管，试问当横向 PNP 器件在4 种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大? 答：当横向 PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。 2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下 ，OLV≤0.4V，请在坐标纸上放大500 倍画出其版图。给出设计条件如下： 答： 解题思路 ⑴由0I 、 求有效发射区周长EeffL； ⑵由设计条件画图 ①先画发射区引线孔； ②由孔四边各距AD 画出发射区扩散孔； ③由AD 先画出基区扩散孔的三边； ④由BED 画出基区引线孔； ⑤由AD 画出基区扩散孔的另 一边； 2 ⑥由AD 先画出外延岛的三边； ⑦由CBD 画出集电极接触孔； ⑧由AD 画出外延岛的另一边； ⑨由Id 画出隔离槽的四周； ⑩验证所画晶体管的CSr是否满足VVOL4.0的条件，若不满足，则要对所作 的图进行修正，直至满足VVOL4.0的条件。（CSCOLrIVV00ES 及己知 VVC05.00ES ） 第3 章 集成电路中的无源元件 复 习 思 考 题 3.3 设计一个4kΩ的基区扩散电阻及其版图。 试求： (1) 可取的电阻最小线宽minRW=?你取多少? 答：12μm (2) 粗估一下电阻长度，根据隔离框面积该电阻至少要几个弯头? 答：一个弯头 第4 章 晶体管晶体管逻辑(TTL)电路 复 习 思 考 题 4.4 某个TTL 与非门的输出低电平测试结果为 OLV=1V。试问这个器件合格吗?上 机使用时有什么问题? 答：不合格。 4.5 试分析图题4.5 所示STTL 电路在导通态和截止态时各节点的电压和电流，假定各管的 =20, BEFV和一般NPN 管相同， BCFV=0.55V, CESV=0.4～ 0.5V, 1CESV=0.1～ 0.2V。答：（1）导通态（输出为...
