电 子 课 程 设 计 题 目 ： 抢答器电路设计 系 别： 电气与电子工程系 专 业： 自动化 姓 名： 学 号： 指导教师： 奥特曼 河南城建学院 2 0 1 1 年 6 月 1 9 日 一、设计目的 1、学习数字电路中的优先编码器、锁存器 、多谐振荡器、译码器、数据显示管 的综合应用。 2、熟悉抢答器的工作原理 3、了解数字系统设计，调试及故障排除方法。 二、设计要求 1、四组参赛者进行抢答，当抢答组按下抢答按钮时，抢答器能准确的判断 出抢答者。 2、抢答器应具有互锁功能，及某组抢答后能自动封锁其他各组进行抢答。 3、抢答器应具有限时功能，及限制抢答时间、答题时间等，要求显示时间 数据。 4、系统具有一个总的复位开关。 三、电路的总体结构 1 ，方案比较 一， 方案一 1、电路的总体原理框图 抢答电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完定时电路 译 码 器 电路 显示电路 秒 脉 冲 产生电路 优 先 编 码器电路 控制电路 抢答按钮 锁存器 主 持 人 控制开关 译码器 显 示 电路 成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。 定时电路原理及设计：该部分主要由555 定时器秒脉冲产生电路、十进制同步加减计数器74LS192 减法计数电路、74LS48 译码电路和 1 个7 段数码管即相关电路组成。具体电路如图所示。一块 74LS192 实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，同时以后选手抢答无效。结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为 R1=15K，R2=68K，C=10uF，代入到上式中即得 ，即秒脉冲。 二， 方案二 抢答电路：使用74ls175作为锁存电路，当有人抢答时， 利用锁存器的输出信号号将时钟脉冲置零，74ls175立即被锁存，这时抢答无效，使用74ls148作为编码器，对输入的型号进行编码，输出4位的BCD码，再将这四位的BCD码输入共阴数码管里显示出抢答者的编号。 主持人电路：；利用74ls190计数器作为倒计时的芯片，当主持人按下抢答按钮时，74ls190被置九...
