万年历的设计与实现摘要：本设计为一个多功能的万年历，具有年、月、日、时、分、秒计数显示功能，以24小时循环计数，具有校对功能。本设计采纳EDA技术，以硬件描述语言verilog HDL 和VHDL为系统逻辑描述手段设计文件，在QuartusII 工具软件环境下，采纳自顶向下的设计方法，由各个基本模块共同构建了一个基于KH-310开发工具的万年历。系统主芯片采纳EP1C12Q240C8 ，由主程序和BCD 模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统通过控制能够完成年、月、日和时、分、秒的分别显示，由按键输入进行数字钟的校时、切换、扫描功能。关键字：VHDL Verilog HDL EDA 万年历 目录一、绪论.......................................................................11.1选题背景 ............................................................................................1 1.2课题相关技术的进展 .........................................................................11.3课题讨论的必要性 ............................................................................21.4课题讨论的容 ................................................................................3二、EDA技术..............................................................42.1 EDA概述 ...........................................................................................42.2什么是EDA.......................................................................................42.3 EDA的特点 .......................................................................................5三、FPGA简介...........................................................73.1 FPGA概述 .........................................................................................73.2 FPGA开发编程原理 .........................................................................73.3FPGA基本结构 .................................................................................83.4 FPGA系统设计流程 ......................................................................10四、万年历设计方案..................................................134.1万年历的原理 ............
