基于 FPGA 的电子抢答器的程序设计摘 要随着科学技术日新月异，文化生活日渐丰富，在各类竞赛、抢答场合电子抢答器已经作为一种工具得到了较为广泛的应用。顾名思义，电子抢答器是一种通过抢答者的指示灯显示、数码显示和警示显示等手段准确、公正、直观地推断出最先获得发言权选手的设备。此次设计有 4 组抢答输入，每组设置一个抢答按钮供抢答者使用。电路具有第一抢答信号的鉴别和锁存功能。当第一抢答者按下抢答开关时，该组指示灯亮以示抢答成功。同时，电路也具备自锁功能，保证能够实现在一路成功抢答有效后，其他三路均不能抢答。本设计基于 VHDL 语言，采纳 FPGA 为控制核心，并结合动手实践完成，具有电路简单、操作方便、灵敏可靠等优点。该四路抢答器使用 VHDL 硬件描述语言进行编程，分为七个模块：推断模块，锁存模块，转换模块，扫描模块，片选模块，定时报警模块和译码模块。编程完成后，使用 QuartersII 工具软件进行编译仿真验证。关键词：VHDL，FPGA，四路抢答器，仿真 目录1 概述................................................11.1 设计背景................................................11.2 抢答器现状..............................................11.3 本论文主要完成的工作....................................11.4 设计心得................................................22 开发工具简介........................................32.1 VHDL 语言简介...........................................32.2 FPGA 开发过程与应用.....................................42.2.1 FPGA 进展历程及现状...............................42.2.2 FPGA 工作原理.....................................42.2.3 FPGA 开发流程.....................................52.3 Quartus II 软件.........................................63 系统设计............................................83.1 系统设计要求............................................83.2 系统设计方案............................................83.2.1 系统硬件设计方案..................................83.2.2 系统软件设计方案..................................83.3.3 系统原理详述.....................................104 电路程序设计及仿真.................................124.1 抢答锁存模...
