数字电路实验报告MSI组合功能件的应用VIP专享VIP免费

广西大学实验报告-1-姓名：xxxxxxxxxxxxxxx学号：xxxxxxxxxx.学院：计算机与电子信息学院专业：计算机类.班级：xxxxxxxxxxxxxxxxxx时间：2019年10月18日.指导教师：xxxxxxxx.实验名称：MSI组合功能件的应用.一、实验目的1、掌握译码器的工作原理及使用方法；2、掌握数据选择器的工作原理及使用方法；3、掌握全加器给工作原理及使用方法。二、实验原理1.译码器的工作原理及使用方法译码器是数字电路中用得很多的一种多输入多输出的组合逻辑电路。它的作用是把规定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。完成一种译码功能的电路称为“译码器”，它不仅用于代码转换、中断的数字显示，还用于数据分配、存储器寻址、组合逻辑信号等场合。当前厂家生产的二进制编码器大多数具有多路分配功能：常用的芯片有2-4线译码器74LS139、3-8线译码器74LS138、4-10线译码器74LS42等。由于译码器种类很多，所以在设计的逻辑电路里，应选用适当的器件去实现，这才是最佳的选择。下面以3-8线译码器74LS138为例加以说明。图3-1是3-8线译码器74LS138的管脚图。图3-1广西大学实验报告-2-3-8线译码器74LS138的功能表见表3-1所示：表3-1输入输出STASTB’+STC’A2A1A0Y0’Y1’Y2’Y3’Y4’Y5’Y6’Y7’0XXXX11111111X1XXX1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110由逻辑电路图及功能表可知，其中A0、A1、A2是译码器的输入端，STA、STB’、STC’、为译码器数据选择端。当STA=1，STB’+STC’=0时，则根据译码器选择输入条件，在相应的输出端有信号输出“0”，即低电平有效。例如：当A2A1A0=000时，则Y0=0，其它输出端均为“1”（无信号输出）。作为分配器工作时，数据输入可由STA端输入，也可由STB’+STC’端输入。当数据由STA输入时，STB’+STC’=0，则STA输入的数据由译码器输入选择条件在相应的输出端传送广西大学实验报告-3-出去。例如：当A2A1A0=101时，则传送出去的是反码。同样，数据信号由STB’+STC’输入时，STA=1，则传送出去的是原码。由此可见，具有分配功能的译码器分配工作时，当输入信号确定后，所有的输出端中只有一个由译码器选择所确定的输出端输出。现在用3-8线译码器74LS138实现逻辑函数举例：F=(ABC)’+A’BC’+AB’C’+ABC=(((ABC)’)’·(A’BC’)’·(AB’C’)’·(ABC)’）’=(Y0’Y2’Y4’Y7’)’根据此表达式就可以画出逻辑电路图，如图3-2所示。图3-22.数据选择器的工作原理及使用方法数据选择器又叫多路选择器或多路开关，它是多输入，单输出的组合逻辑电路。当在选择器的控制端加上地址码，就能从多个多个数据中选择一个数据，传送到一个单独的信息通道上。它除了进行数据选择外，还可以用来产生复杂的函数，实现数据传输与并-串转换等多种功能。目前，数据选择器规格有十六选一74LS150、八选一74LS151、双四选一74LS153和四二选一74LS157等。下面简介TTL中规模数据选择器74LS153的使用方法。图3-3为74LS153的管脚图。广西大学实验报告-4-图3-3表3-2为选择器74LS153的连线图和功能表表3-274LS153连接图、功能表功能表选择输入数据输入通选输入输出BAC0C1C2C3GYXXXXXXHLLLLXXXLLLLHXXXLHLHXLXXLLLHXHXXLHHLXXLXLL广西大学实验报告-5-A74LS153GBC0C1C2C3HLXXHXLHHHXXXLLLHHXXXHLH从图2.3中可以看出74LS153包含两个完全相同的四选一电路，只是地址选择是公用一组信号。这样一片组件就可以实现四路二位二进制信息传送。图中C0C1C2C3为四路数据输入，Y为数据输出端，A、B为地址选择控制端，1G’和2G’为输出选出控制端，其作用是控制选择器处于“工作”或“禁止”状态。利用它还可以进一步扩大电路的功能。当选通1G’和2G’=0时，选择器处于工作状态，其输出端的内容就决定于地址码选择下的那一路数据输入状态。当1G’和2G’=1，选择器处于禁止状态，无论地址码怎么变换，Y总是等于0。例：用四选一数据选择器实现逻辑函数F=A’B’C’+A’BC+AB’C+ABC（1）用数据选择器的地址码A、B分别表示函数F式中的A和B。（2）写出F的最小项之和表达式：F=(A’B’)C’+(A’B)C+(AB’...