电脑桌面
添加小米粒文库到电脑桌面
安装后可以在桌面快捷访问

基于DE0的VGA测试VIP免费

基于DE0的VGA测试_第1页
1/14
基于DE0的VGA测试_第2页
2/14
基于DE0的VGA测试_第3页
3/14
基于DE0的VGA测试作者:齐威王来源:博客园发布时间:2011-01-1816:31阅读:35次原文链接[收藏]本次实验用的VGA是HPw17e电脑显示器,其分辨率为1440×900@60,系统时钟106.47MHZ时序如下:同步脉冲FRONT后沿SYNC显示脉冲ACT前沿BACK帧长TOTAL行时序HSYNC1522321440801904列时序VSYNC3289001932Timequest约束vga.sdc##GeneratedSDCfile"vga.sdc"##Copyright(C)1991-2008AlteraCorporation##YouruseofAlteraCorporation'sdesigntools,logicfunctions##andothersoftwareandtools,anditsAMPPpartnerlogic##functions,andanyoutputfilesfromanyoftheforegoing##(includingdeviceprogrammingorsimulationfiles),andany##associateddocumentationorinformationareexpresslysubject##tothetermsandconditionsoftheAlteraProgramLicense##SubscriptionAgreement,AlteraMegaCoreFunctionLicense##Agreement,orotherapplicablelicenseagreement,including,##withoutlimitation,thatyouruseisforthesolepurposeof##programminglogicdevicesmanufacturedbyAlteraandsoldby##Alteraoritsauthorizeddistributors.Pleaserefertothe##applicableagreementforfurtherdetails.##VENDOR"Altera"##PROGRAM"QuartusII"##VERSION"Version8.1Build16310/28/2008SJFullVersion"##DATE"TueJan1815:16:362011"####DEVICE"EP3C16F484C6"###**************************************************************#TimeInformation#**************************************************************set_time_format-unitns-decimal_places3#**************************************************************#CreateClock#**************************************************************create_clock-name{clk}-period20.000-waveform{0.00010.000}[get_ports{CLOCK_50}]#**************************************************************#CreateGeneratedClock#**************************************************************derive_pll_clocks#**************************************************************#SetClockLatency#**************************************************************#**************************************************************#SetClockUncertainty#**************************************************************derive_clock_uncertainty#**************************************************************#SetInputDelay#**************************************************************#**************************************************************#SetOutputDelay#**************************************************************#**************************************************************#SetClockGroups#**************************************************************#**************************************************************#SetFalsePath#**************************************************************#**************************************************************#SetMulticyclePath#**************************************************************#**************************************************************#SetMaximumDelay#**************************************************************#**************************************************************#SetMinimumDelay#**************************************************************#**************************************************************#SetInputTransition#**************************************************************verilog代码文件modulevga(inputCLOCK_50,inputrst_n,outputVGA_HS,outputVGA_VS,outputreg[3:0]VGA_R,outputreg[3:0]VGA_G,outputreg[3:0]VGA_B);////////////////////////////////////////////////////////////////...

1、当您付费下载文档后,您只拥有了使用权限,并不意味着购买了版权,文档只能用于自身使用,不得用于其他商业用途(如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利)。
2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。
3、如文档内容存在违规,或者侵犯商业秘密、侵犯著作权等,请点击“违规举报”。

碎片内容

基于DE0的VGA测试

您可能关注的文档

确认删除?
VIP
微信客服
  • 扫码咨询
会员Q群
  • 会员专属群点击这里加入QQ群
客服邮箱
回到顶部