基于FPGA的正弦波信号发生器的设计VIP免费

题目名称：基于FPGA的正弦信号发生器班级：姓名：学号：日期：2012/07/06基于FPGA的正弦信号发生器设计1.1引言直接数字频率合成(DigitalDirectFrequencySynthesis)是一种比较新颖的频率合成方法。这个理论早在20世纪70年代就被提出，它的基本原理就是利用采样定理，通过查表法产生波形。1.2方案比较与确定设计要求：利用EDA技术，建立正弦信号DDS产生模型，编写源程序，达到频率输出范围1KHz-10MHz、频率步进100Hz、频率稳定度优于10、带50Ω负载输出电压峰峰值大于1V等要求，完成硬件实现与测试。【方案一】采用分立元件模拟直接合成法。这种方法转换速度快，频率分辨率高，但其转换量程靠手动来实现，不仅体积大难以集成，而且可靠性和准确度很难进一步提高。【方案二】采用MAX038芯片来产生正弦波信号。该集成块的输出波形种类多，频率覆盖范围广。它采用的是RC充放电振荡结构。第一，由于模拟器件元件分散性太大，外接的电阻、电容对参数的影响很大，因而产生的频率稳定度差，只能达到。第二，它的频率控制是通过充放电流的大小来实现。因而要达到步进100HZ，所需的电流变化量非常小，精度要求很高。所以采用MAX038芯片难以实现设计要求。【方案三】采用锁相环合成方法。采用该方案设计输出信号的频率可达到超高频甚至微波段，且输出信号频谱纯度较高。由于锁相环技术是一个不间断的负反馈控制过程，所以该系统输出的正弦信号频率可以维持在一个稳定状态，频率稳定度高。但由于它是采取闭环控制的，系统的输出频率改变后，重新达到稳定的时间也比较长。所以锁相环频率合成器要想同时得到较高的频率分辨率和转换率非常困难，频率转换一般要几毫秒的时间[1]，同时频率间隔也不可能做得很小。【方案四】采用直接数字合成器（DDS），可用硬件或软件实现。即用累加器按频率要求对相应的相位增量进行累加，再以累加相位值作为地址码，取存放于ROM中的波形数据，经D/A转换，滤波即得到所需波形。以EDA技术为基础，用FPGA实现DDS模型的设计。电路的规模大小和总线宽度可以由设计者根据自己的需要而设定可将波形数据存入FPGA的ROM中。同时外部控制逻辑单元也可在FPGA中实现。方法简单，易于程控，便于集成。用该方法设计产生的信号频率范围广，频率稳定度高，精度高，频率转换速度快。分析以上四种方案，显然第四种方案具有更大的优越性、灵活性。所以采用方案四进行设计。2、直接数字频率合成技术（DDS）2.1直接数字频率合成的基本结构图2.1直接数字频率合成的基本结构如图2.1DDS的基本结构图，从图中可以看出DDS主要由四个基本部分组：(1)相位累加器；(2)波形ROM；(3)D/A转换器；(4)低通滤波器。相位累加器的结构如图2.2所示图2.2相位累加器原理框图相位累加器是DDS的核心部分，它由一个N位的加法器和N位的寄存器构成，通过把上一个时钟的累加结果反馈回加法器的输入端实现累加功能。这里的N是相位累加器的字长，K叫做频率控制字。每经过一个时钟周期，相位累加器的值递增K。波形ROM示意图如图2.3所示图2.3波形ROM示意图当ROM地址线上的地址(相位)改变时，数据线上输出相应的量化值(幅度量化序列)。因为波形ROM的存储容量有限，相位累加器的字长一般不等于ROM地址线的位数,因此在这个过程当中也又会引入相位截断误差。D/A转换器将波形ROM输出的幅度量化序列转化成对应的电平输出，将数字信号转换成模拟信号。但输出波形是一个阶梯波形，必须经过抗镜像滤波，滤除输出波形中的镜像才能得到一个平滑的波形。抗镜像滤波器是一个低通滤波器，要求在输出信号的带宽内有较平坦的幅频特性，在输出镜像频率处有足够的抑止。根据DDS的基本结构，可以推出以下一些结论:频率控制字K唯一地确定一个单频模拟余弦信号的频率，（2.1）当K=1的时候DDS输出最低频率为，=（2.2）这就是DDS的频率分辨率，所以，当N不断增加的时候DDS的频率分辨率可以不断的提高。D/A转换器的输出波形相当于是一个连续平滑波形的采样，根据奈奎斯特采样定律，采样率必需要大于信号频率的两倍。也就是说D/A转化器的输出如果要完全恢复的话，输出波形的频率必须小于。一般来说，由于低通滤波器的设计不可能达到理想情况，即低...