MOS集成电路电过应力损伤的模式和机理VIP免费

��,少、年第‘期电子产品可靠性与环境试验!∀#集成电路电过应力损伤的模式和机理吴建忠∃中国华晶电子集团公司,江苏无锡,��%&∋摘要(电过应力是造成!)∗集成电路损坏的主要原因。本文结合静电放电的三种模型,详细分析了!∀#集成电路电过应力损伤的模式和机理。前言电过应力∃+∀#∋是!∀#集成电路失效分析过程中常见失效原因,它对!∀#集成电路可靠性危割畏大,⋯轻者导致电路电性能,降,留下隐患,影响电路的长期可靠性,重者则可使!∀#电路烧毁。因此在国际上是可靠性研究中的一个重要研究课题,受到人们的普遍重视。−+++学会每年召开一次+∀∗.+#/研究的学术年会,专门讨论这个学术领域内的最新研究成果。静电放电从属于电过应力范畴,它对半导体集成电路,特别是对!∀#集成电路的危害,早为人们所关注。静电放电的方式有三种(∃∋人体模型∃01!∋2如图所示。∃�∋机械模型∃!!∋,如图�所示。∃3∋充电器件模型∃4/!∋,见图3。第∃�∋和第∃3∋两种静电放电模型的特点是由低电阻引起的瞬间高压脉冲,图�所示。高压%2二二5%%%67厂曲线跟踪仪�电过应力损伤的原因!∀#电路的损坏及其功能的失效,大都由于电路引线上的高电庄或高功率密度引起的。一个较小的缺陷∃如(一个漏电路径∋在电路工作时可能导致流过超过所能允许的电流而引起集成电路的严重损坏。另外,错误的电行为和电路本身的缺陷一样,也能导致电路的损伤或失效。产生电过应力的原因大致可以分为三类(∃∋静电放电∃+#/∋8∃�∋在工作过程中由于卑源电压或输入信号的尖峰引起的过载8∃3∋由于电荷载流子的注入引起的寄生成份的激发∃如寄生双极晶体管、四层结构、9:;<=一>?等∋。放电时间∃≅∗∋图人体放电模型及放电曲线ΑΒ%!Χ氢?,图�机械模型电子产品可靠性与环境试验沟道的温升一,从而导致栅上的栅氧化层介质强度减弱,这时所加电压足以引起场引入的栅氧化层的电击穿,我们称之为“二次效应”〔·“一8二次效应的症状表现为衬底中晶格结构的损伤和在栅氧化层边缘的电击穿。位置一般在输入保护结构和输出驱动器上。?≅结的轻徽热损伤?、(结的轻微热损伤是由于人体模型的+#/或+∀#引起的,损伤位置一般在输入和输出附近或与Δ∗‘和Δ。。内连的扩散区附近。3�2结的热击穿当反向电压超过规定值时·就有一个反向电流流过?≅结·损耗的功率导致热斑。所瑙Ε纷∋上形鬓黔瞥一走扭南痴岭。种?。结上方形成一个熔化的沟道,结果形成了一条通向邻近属于导电多晶硅下的扩散区32�25在接触孔处尖峰的形成在热击穿的情况下∃或在正常工作期娜屠无#Φ的溶化,绒的帐期过应力将引起ΓΗ尖峰的产生〔幻2一:∋没有渗透至?≅结的尖蜂将导致一个�层结构∃Ι≅Ι≅结构∋,这就要引起?≅?≅结构电行为的烧毁,见哥ϑ。ΚΛ∋渗翻娜结的尖毓产生一个通过Ι≅结的低阻桥,并进一步加娜热一电迁移,见图Μ。冀馨淤翠濒7当附加更大能最时,熔化的ΓΗ率伞那流进溶+∀#对金月引蟋和电阻器的损伤化沟道,并填充之8〕凝固后导龟的桥就真有阻值%2一−Ν≅。见图Ο所示。人体模型的静电放电和工作中的电过应树常件娜铆大电瘫娜难,这将损伤金属引线和电阻器。位置一般在集成电路的输入保护结构上。图%是实例照片。