电脑桌面
添加小米粒文库到电脑桌面
安装后可以在桌面快捷访问

Allegro 布线规则设置说明VIP免费

Allegro 布线规则设置说明_第1页
1/4
Allegro 布线规则设置说明_第2页
2/4
Allegro 布线规则设置说明_第3页
3/4
提交热门搜索:单片机15V/6A开关电源usbUSB15V/6A的开关电源arm报警加入收藏网站地图网站留言繁體中文首页嵌入式系统EDA技术电子制作PCB技术综合技术电路图源码资料会员共享导航:无法找到该网页最可能的原因是:•在地址中可能存在键入错误。•当您点击某个链接时,它可能已您可以尝试以下操作:重新键入地址。返回到上一页。Allegro布线规则设置说明时间:2009-04-01来源:作者:lindawang117点击:1689字体大小:【大中小】布线规则的设置通常包括线宽和线距两大部分。PCB布线经常会要求对重要的信号线进行规则的设置。下面就以一主板Layoutguide为例部分说明之。1.首先是对整板未定义线规则的设置,如下表所示:NetNameWidthSpacingNetGroupNon-specialSignalInnerlayer:4Outerlayer:5Innerlayer:4Outerlayer:5选择打开setstandardvalues这里规定了Defaultline在outerlayer(TOP)和innerlayer(INT1)中的linewidth和padtopad的间距。2.接下来设置HOST部分,见下表要求:NetNameWidthSpacingSpacewithothersignalNetGroupFSBSignalsInnerlayer:4Outerlayer:58/1020HOST推荐文章·PROTELDXP创建原理图器件·Protel常用元器件封装总结·ProtelPCB转SCH详解·Protel网络表常见错误及实用技巧·LVDS(低电压差分信号)原理简介·利用CadenceAllegro进行PCB级的信·Allegro如何生成光绘文件·Cadence布局布线常见问题详解·Cadence用户问题解答·什么是差分信号?·教你改PadsLayout(PowerPCB)的快·PCBLayoutandSI问答·Protel转powerPCB的方法·高速PCB设计指南(八)·高速PCB设计指南(一)热门文章·ProtelDXP实例指导教程·protel99se教程(原理图设计)·Cadencepsd15.1使用笔记·差分信号详解·ProtelDXPPCB的高级编辑技巧·开关电源的PCB布线设计·ProtelDXP布线规则设置·PROTELDXP创建元件封装·谈谈ProtelDXP的元件封装库·protel四层板及内电层分割入门·Protel常用元器件封装总结·PROTELDXP创建原理图器件·POWERPCB绘制多层PCB技术问答·LVDS(低电压差分信号)原理简介·Cadence应用注意事项您的位置:电子开发网>PCB技术>页码,1/4Allegro布线规则设置说明-电子开发网2012/8/11mhtml:file://F:\Allegro后仿真\Allegro布线规则设置说明.mht首先将属于此网络的所有net定义为同一组,即BUSNAME=HOST选择Edit-Properties并在右侧的当前命令栏中点击More打开Findbynameorproperty窗口,ok这样就可以得到下面的窗口:页码,2/4Allegro布线规则设置说明-电子开发网2012/8/11mhtml:file://F:\Allegro后仿真\Allegro布线规则设置说明.mht至此一组HOST线设置完毕,用同样的方法我们可以继续将DDR等部分的线设置完3.重新打开,选择spacingruleset-setvalue,点击ADD添加HOST8:10然后在Subclass中,顶底层LineToLine的间距为10,内层为8.关于本站-联系我们-鲁ICP备06020214号-网站地图-网站留言-返回顶部Copyright©2006-2008电子开发网Allrightsreserved.页码,3/4Allegro布线规则设置说明-电子开发网2012/8/11mhtml:file://F:\Allegro后仿真\Allegro布线规则设置说明.mhtTags:布线Allegro•上一篇:AltiumDesigner6/DXP2004中加LOGO方法•下一篇:如何在Capture中定义Swap功能在Allegro中实现Swap?•·高速信号走线规则•·Allegro差分线的规则设置•·Allegro中BUS走线•·串扰仿真的疑问•·AllegroList的用法•·到底多高的频率才算高速信号?•·Allegro如何生成光绘文件•·Allegro如何调用AutoCAD产生的数据4.选择physicalruleset-setvalue,点击ADD添加HOST4/5然后在Subclass中,顶底层的线宽为5,内层为4.5.最后,无论是线宽还是线距都需要在assignmenttable中进行和其他NET的匹配。页码,4/4Allegro布线规则设置说明-电子开发网2012/8/11mhtml:file://F:\Allegro后仿真\Allegro布线规则设置说明.mht

1、当您付费下载文档后,您只拥有了使用权限,并不意味着购买了版权,文档只能用于自身使用,不得用于其他商业用途(如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利)。
2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。
3、如文档内容存在违规,或者侵犯商业秘密、侵犯著作权等,请点击“违规举报”。

碎片内容

Allegro 布线规则设置说明

确认删除?
VIP
微信客服
  • 扫码咨询
会员Q群
  • 会员专属群点击这里加入QQ群
客服邮箱
回到顶部