姓名学号总分任课老师题号一二三四五总分得分答题时间：120分钟一、填空题（每小题2分，共30分）1．设字长n=8，则－127的原码为B，补码为B。2．设（AR）=372FH，则CPU执行ADDAR，5A1FH指令后，（AR）=H；CF=，OF=，PF=，ZF=。3．下面是采用锁存结构的8位数据缓冲寄存器的VHDL描述，DIN[7..0]是数据输入端，DOUT[7..0]是数据输出端，GATE是数据锁存控制端。当GATE为高电平时，数据进入锁存器；否则，锁存器保持已输入的数据。试完成描述中所空内容。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYdata_latch8ISPORT(GATE:INSTD_LOGIC;DIN:INSTD_LOGIC_VECTOR(7DOWNTO0);DOUT:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDdata_latch8;ARCHITECTUREbehaveOFdata_latch8ISBEGINPROCESS(GATE,DIN)IFTHEN;ENDIF;ENDPROCESS;ENDbehave;4．指令MOVAL，[BR+02]的源操作数是寻址方式。5．一般微处理器内部由、、和I/O控制逻辑等四部分组成。6．在模型机的数据寻址方式中，能作为寄存器相对寻址方式用的寄存器有。7．若某微处理器的地址引脚为16条，且全部用来对外部存储器寻址，则该微处理器的存储器寻址空间为。8．利用助记符编写的汇编语言程序在CPU中不能直接执行，必须通过程序翻译成语言程序。9．字型变量定义伪指令助记符为。现欲将字变量VARWORD对应单元的一个字节数传送到AL中，正确的指令为。10．变量VARWORD的偏移地址表达式为。11．指令JZNEXT的寻址方式为。12．若某中断源的中断类型号为44H，则该中断源对应的中断向量存储在向量表中的首地址为。13．若某存储器芯片有13条地址引脚，8条数据引脚，则该存储器芯片的片容量为。14．若给定8253的外部时钟为512kHz，欲利用计数器0产生周期为1ms的周期信号，这时的时常数CR0=。15．在微处理器外开发一些外设接口逻辑，这些接口逻辑的一侧应与相接，另一侧与相接。二、指令正误判断，对正确指令写出源和目的操作数的寻址方式，对错误指令指出原因（设VAR1,VAR2为字变量,L1为标号）（每小题2分，共20分）1、SHLBL,22、MOVBR，VAR1[SI]3、MOVAR,[BR]4、XCHGCL,[SI]5、PUSHAL6、DIVAR,107、MOVAR,[BR][SI]8、ANDDR,1009、MOV[BR][SI],110、ADDAR,OFFSETVAR1三、程序分析题（共16分）1、下面一段程序的功能为将BUFFER中存放的3个无符号字节型数据按从大到小排序。请认真阅读程序，在划线处将漏掉的指令补充完整。（8分）DATASEGBUFFERDB25,78,240ENDSCODESEGSTART:MOVSI,OFFSETBUFFERMOVAL,[SI]CMPAL,[SI+1]JAENOCHG1XCHGAL,[SI+1]NOCHG1:CMPAL,[SI+2]XCHGAL,[SI+2]NOCHG2:MOV[SI],ALMOVAL,[SI]CMPAL,[SI+1]JAENOCHG3XCHGAL,[SI+1]NOCHG3:MOV[SI],ALENDSENDSTART2、分析下面程序完成的功能（8分）DATASEGTABLEDWSUB0,SUB1,SUB2,SUB3,SUB4,SUB5,SUB6,SUB7STRINGDB'Pleaseinput0～7toselectsubroutines',0AH,0DH,'$'ENDSCODESEGSTART:MOVAH,9LEADR,STRINGINT21HMOVAH,1INT21HSUBAL,30HJBSTARTCMPAL,8JAESTARTSHLAL,1XORAH,AHMOVBR,ARCALLTABLE[BR]SUB0：⋯SUB1：⋯SUB2：⋯SUB3：⋯SUB4：⋯SUB5：⋯SUB6：⋯SUB7：⋯ENDSENDSTART四、硬件设计题（共14分）1、在某微处理器应用系统中，若有A0~A1516条地址线，D0~D78条数据线，I/O读控制信号为IOR，写控制信号为IOW。现需扩充设计一个数据输出端口，分配给该端口的地址为360H，输出端口芯片用74LS374，输出设备为8个LED发光二极管。（1）画出此输出端口与系统总线以及与LED发光二极管的连接图。（5分）（2）编写使8个LED发光二极管每间1秒循环亮一个的功能段程序（即跑马程序，假如有1秒延时子程序DELAY1S可调用）。（3分）2、在算术逻辑部件ALU的硬件实现中最基本的模块是二进制数加法器。图1是一个一位二进制数全加器的结构图，请根据所学知识，采用原理图或VHDL描述方法实现该电路的设计（6分）。图1全加器框图五、综合设计题（共20分）1、在某微处理器应用系统中，扩充一片8255A和一片8253，它们与系统总线的连接图如图2所示。求8255A和8253所占用的端口地址。（5分）2、外部提供给8253的计数时钟为1MHz，采用8255A的PC0～2控制8253的GATE0～2，使在OUT0上产生随输入数据变化的信号，例如当数据为01101101B时，OUT0上的信号如图3所示。设数据保存在内存BUFFER单元中：BUFFERDB0F5H,78H,25H,36H,0D4H,065H,55H并且可以采用现成的延时100ms的子程序：delay100①要求完成以上功能的电路连接（在图2中连接）。（5分）②编写完整程序完成该任务（注意：不需要考虑初始化所引入的时间偏差，假设在改变GATE电平时刻相应的OUT端处于低电平输出）。（10分）图28253与8255A应用电路图3信号波形
