VLSI设计基础东南大学电子科学与工程学院总复习VLSI设计基础东南大学电子科学与工程学院章节要求:第一、三章:理解并能够阐述相关基本概念第二、四、五章:全部内容。能够阐述概念,理解工艺,分析问题,设计电路,计算宽长比,阅读版图并分析逻辑。第六章第1~2节:能够根据要求采用不同的技术设计电路。第八章第1~4节:能够分析电路构成、特点,推导电路增益并根据参数计算增益大小。总体要求:认真读书,能够独立完成作业。VLSI设计基础东南大学电子科学与工程学院作业讲解(第2章)解:因为MOS器件的导电沟道区是一薄层电阻体,TNGSVV值的大小决定了薄层电阻体中反型载流子的多少,TNGSVV越大,反型载流子浓度越大,按照半导体物理,平均电阻率越小。同理,也说明了迁移率对电阻率的影响。LW增加则表示导电沟道区的薄层电阻体横截面变大,长度减小,按照基本电阻理论,ALR,LW越大,电阻越小。oxt大小表征了单位面积栅电容的大小,oxt越大,电容越小,按照基本电容理论VCQ,电容越小,同样的栅电压下,感应产生的电荷越少,电阻越大。11/()npnqpqoxtTNGSVVnLW1.(5)定性解释直流导通电阻随、、的增加而减小,的增加而增加的原理。随VLSI设计基础东南大学电子科学与工程学院作业讲解(第2章)2、(7)根据逻辑GFEDCBAf设计CMOS组合逻辑门电路。如果等效倒相器的NMOS管宽长比为1,PMOS管宽长比为2,试计算组合逻辑门的各MOS管宽长比。解:电路如右图,共有4种答案:70、74、83、87NMOS数字+PMOS数字=51+19=70NMOS(数字)+PMOS数字=23+51=74NMOS数字+PMOS(数字)=19+64=83NMOS(数字)+PMOS(数字)=64+23=87A=8F=8G=8D=8B=3E=8C=8PMOS=47VLSI设计基础东南大学电子科学与工程学院作业讲解(第2章)3、(8)如果在上题中所设计的组合逻辑门的所有PMOS管宽长比为4,NMOS管宽长比均为2,假设2pn,计算如下frtt时间比值:min,min,frtt,max,min,frtt,min,max,frtt和max,max,frtt,指出哪个是最坏工作情况。解:首先计算上拉网络的最大电阻和最小电阻。最大电阻发生在仅有F、G、D、A导通的情况,串联导致的有效宽长比为4/4=1,因为2pn,可以和NMOS管相比拟的总宽长比为1/2。最小电阻发生在所有PMOS管全导通情况,具体计算:FG通道有效宽长比为2,EGF通道有效宽长比为6,DC通道有效宽长比为8,EGFDC通道有效宽长比为24/7,BEGFDC通道有效宽长比为52/7(7又3/7),总上拉网络有效宽长比为52/20。因为2pn,所以,可以和NMOS管相比拟的总宽长比为52/40VLSI设计基础东南大学电子科学与工程学院作业讲解(第2章)计算下拉网络的最大电阻和最小电阻。最大电阻在三种情况下发生,BEG,BCD,BEF,有效宽长比均为2/3。最小电阻发生在NMOS全导通情况。GF通道有效宽长比为4,GFE通道有效宽长比为4/3,CD通道有效宽长比为1,CDGFE通道有效宽长比为7/3,BCDGFE通道有效宽长比为14/13,总下拉网络有效宽长比为40/13。时间比值等于RC时间常数的比值,因为负载电容是唯一的,因此,时间比值就等于宽长比的倒比:5240134040135240//CRCRttNPmin,fmin,r;342312//ttmax,fmax,r;524032235240//ttmax,fmin,r;1380401312///ttmin,fmax,r最坏工作情况是342312//ttmax,fmax,rVLSI设计基础东南大学电子科学与工程学院作业讲解(第2章)4、(9)假设NMOS管的VTN=1V,对于一个NMOS传输门,如果VG=5.5V,Vi=5V,在输出端传输得到的电压Vo将是多少?解:4.5伏。VLSI设计基础东南大学电子科学与工程学院作业讲解(第4章)1、(2)分析并解释下图的ROM结构,将ROM中的数据填入表中:VLSI设计基础东南大学电子科学与工程学院作业讲解(第4章)2、(3)将题1电路改成动态ROM结构并画出电路。注:每个支路(与非门)接一个NMOS管也可以,这样最下面将有8个晶体管接Φ1。VLSI设计基础东南大学电子科学与工程学院作业讲解(第4章)3、(4)分析下图所示电路,提取电路的功能。答案:4To1MUX自上向下为C0、C3、C2、C1,整理后,ROM的编码C3~C0为:1101(K0K1=00),0001(K0K1=01),1...