全数字锁相环毕业设计终稿VIP免费

安徽大学本科毕业论文（设计、创作）题目：全数字锁相环的研究与设计学生姓名：郑义强学号：P31114067院（系）：电子信息工程学院专业：微电子入学时间：2011年9月导师姓名：吴秀龙职称/学位：教授/博士导师所在单位：安徽大学电子信息工程学院完成时间：2015年5月全数字锁相环的研究与设计摘要锁相环路的设计和应用是当今反馈控制技术领域关注的热点，它的结构五花八门，但捕获时间短，抗干扰能力强一直是衡量锁相环性能好坏的一个标准。本文是在阅读了大量国内外关于全数字锁相环的技术文献的基础上，总结了锁相环的发展现状与技术水平，深入分析了全数字锁相环的基本结构与基本原理，利用VHDL语言，采用自上而下的设计方法，设计了一款全数字锁相环.本文主要描述了一种设计一阶全数字锁相环的方法，首先分析了课题研究的意义、锁相环的发展历程研究现状，然后描述了全数字锁相环的各个组成部件，并且详细分析了锁相环鉴相器、变模可逆计数器、加减脉冲电路、除H计数器和除N计数器各个模块的工作原理。接着我们使用了VHDL语句来完成了鉴相器、数字滤波器和数字振荡器的设计，并且分别使用仿真工具MAX＋plusII逐个验证各个模块的功能。最后，将各个模块整合起来，建立了一个一阶全数字锁相环的电路，利用仿真工具MAX＋plusII验证了它的功能的能否实现，仿真结果与理论分析基本符合。关键词：全数字锁相环；数字滤波器；数字振荡器；锁定时间DesignandresearchofALLDigitalPhase-LockedLoopAbstractThedesignandapplicationofphase-lockedloopisthefocusofattentioninthefieldoffeedbackcontroltechnologytoday,phase-lockedloophasplayedaveryimportantanduniqueroleinvarietyofapplications.suchastheradar,measurement,communications,etc.All-digitalphase-lockedloophasitsuniqueadvantages.Itsstructureisvaried,butshortcapturetime,smallsynchronizationerror,excellentanti-interferenceabilityisthestandardmeasureofperformanceofaphase-lockedloop.OnthebasisofreadingalotofDPLLtechnologyliteratureofdomesticandabroad,thisarticlesummedupthepresentsituationandthedevelopmentlevelofphase-lockedlooptechnology,analysisthebasicstructureandprincipleofall-digitalphase-lockedloopin-depth,designedaquickall-digitalphase-lockedloopbyusingVHDLlanguageandtop-downdesignapproach.Inthisbrief,wepresentedawayofdesigningafirst-orderALLDigitalPhase-LockedLoop(ADPLL)firstanalyzesthesignificanceofresearch,thedevelopmentcourseofphase-lockedloopcurrentresearchstatus,andthendescribesthecomponentpartsofalldigitalphase-lockedloop,anddetailedanalysisofthephaselockloopphasediscriminator,reversiblecounterchangemould,addandsubtractpulsecircuit,inadditiontoHcounteranddivideNworkingprincipleofeachmodule.ThenweusetheVHDLstatementstocompletethephasediscriminator,digitalfilterandthedesignofthedigitaloscillator,andusingthesimulationtoolofMAX+plusIIonebyonetoverifythefunctionofeachmodule.Finally,thevariousmodulestogether,establishedafirst-orderdigitalphase-lockedloopcircuit,usingthesimulationtoolofMAX+plusIIverifytherealizationofitsfunction,thesimulationresultsandprincipleKeywords:AllDigitalPhase-LockedLoop;Digitalfilter;Digitaloscillator,Lockingtime目录1．绪论............................................................11.1课题研究的目的意义..............................................11.2锁相环的发展历程................................................11.3研究和发展......................................................21.4设计工具及设计语言..............................................32.全数字锁相环的结构与工作原理.....................................42.1鉴相器..........................................................62.2变模可逆计数器（模数K可预...