海思芯片HTOL老化测试技术规范VIP免费

HTOL 测试技术规范 拟制： 克鲁鲁尔 审核： 批准： 日期： 2 0 1 9 -1 0 -3 0 历史版本记录 版本 时间 起草/修改人 内容描述 审核人 批准人 V 1.0 2019-10-30 克鲁鲁尔 首次发布 适用范围: 该测试它以电压、温度拉偏方式，加速的方式模拟芯片的运行状况，用于芯片寿命和长期上电运行的可靠性评估。本规范适用于量产芯片验证测试阶段的 HTOL 老化测试需求。 简介： HTOL(High Temperatu re Operating Life)测试是芯片电路可靠性的一项关键性的基础测试，它用应力加速的方式模拟芯片的长期运行，以此评估芯片寿命和长期上电运行的可靠性，通常称为老化测试。本规范介绍 DFT 和 EVB 两种模式的 HTOL 测试方法，HTOL 可靠性测试工程师需要依据实际情况选择合适的模式完成 HTOL 测试。 引用文件： 下列文件中的条款通过本规范的引用而成为本规范的条款。凡是注日期的引用文件，其随后所有的修改单（不包括勘误的内容）或修订版均不适用于本规范，然而，鼓励根据本规范达成协议的各方研究是否可使用这些文件的最新版本。凡是不注日期的引用文件，其最新版本适用于本规范。 序号 参考标准 说明 1 JESD22-A108D HTOL 标准 2 JESD47I 可靠性总体标准 3 JESD74A 半导体早期失效计算方法标准 1 . 测试流程 1.1 HTOL 测试概要 HTOL 主要用于评估芯片的寿命和电路可靠性，需要项目 SE、封装工程师、可靠性工程师、硬件工程师、FT 测试工程师共同参与，主要工作包括：HTOL 向量、HTOL 测试方案、HTOL 环境调试、HTOL 测试流程执行、测试结果分析、失效定位等。HTOL 可以用两种方式进行测试：DFT 测试模式和 EVB 测试模式。 1.2 DFT 和 EVB 模式对比 DFT(Design For Testability )测试模式：集成度较高的 IC 一般有 DFT 设计，其 HTOL 模式一般在DFT 测试模式下进行，以扫描链、内建 BIST、内部环回、JTAG，实现内部逻辑的翻转、读写、自测试和 IO 的翻转等，其数字逻辑、memory 、IP、IO 的以串行方式运行。 EVB(Ev alu ation Board)功能模式：即正常应用模式，HTOL 也可以在该模式下更符合实际应用场景，该模式下芯片各模块一般按照真实的应用场景并行运行。 DFT 模式HTOL EVB 模式HTOL 说明 晶体管覆盖率 高 低 1、DFT 模式天生具备极高晶体管覆盖率 2、EVB 功能模式对晶体管覆盖率难以掌控 电路覆盖率 高 中 1、DFT 方式可以确保...