1 时钟模块 DCOCTL DCO 控制寄存器 7 6 5 4 3 2 1 0 DCO.2 DCO.1 DCO.0 MOD.4 MOD.3 MOD.2 MOD.1 MOD.0 DCO.0-DCO.4 定义 8 种频率之一，可以分段调节 DCOCLK 频率，相邻两种频率相差10%。而频率由注入直流发生器的电流定义。 MOD.0-MOD.4 定义在 32 个 DCO 周期中插入的 Fdco+1 周期个数，而在下的 DCO 周期 中为 Fdco 周期，控制改换 DCO 和 DCO+1 选择的两种频率。如果 DCO 常数为 7，表示 已经选择最高频率，此时不能利用 MOD.0-MOD.4 进行频率调整。 BCSCTL1 基本时钟系统控制寄存器 1 7 6 5 4 3 2 1 0 XT2OFF TXS DIVA.1 DIVA.0 XT5V Rs el.2 Res l.1 Res l.0 XT2OFF 控制 XT2 振荡器的开启与关闭。 TX2OFF=0，XT2 振荡器开启。 TX2OFF=1，TX2 振荡器关闭（默认为 TX2 关闭） XTS 控制 LFXT1 工作模式，选择需结合实际晶体振荡器连接情况。 XTS=0，LFXT1 工作在低频模式（。 XTS=1，LFXT1 工作在高频模式（必须连接有高频相应的 DIVA.0 DIVA.1 控制 ACLK 分频。 0 不分频（默认） 1 2 分频 2 4 分频 3 8 分频 XT5V 此位设置为 0。 Resl1.0，Resl1.1，Resl1.2 三位控制某个内部电阻以决定标称频率。 Resl=0，选择最低的标称频率。 … … .. Resl=7，选择最高的标称频率。 BCSCTL2 基本时钟系统控制寄存器 2 7 6 5 4 3 2 1 0 SELM.1 SELM.0 DIVM.1 DIVM.0 SELS DIVS.1 DIVS.0 DCOR SELM.1 SELM.0 选择 MCLK 时钟源 0 时钟源为 DCOCLK（默认） 1 时钟源为 DCOCLK 2 时钟源为 LFXT1CLK（对于 MSP430F11/12X），时钟源为 XT2CLK（对 于 MSP430F13/14/15/16X）； 3 时钟源为 LFTXTICLK。 DI VM.1 DIVM.0 选择 MCLK 分频 0 1 分频（默认） 1 2 分频 2 2 4 分频 3 8 分频 SELS 选择 SMCLK 时钟源 0 时钟源为 DCOCLK（默认） 1 时钟源为 LFXT1CLK（对于 MSP430F11/12X），时钟源为 XT2CLK（对 于 MSP430F13/14/15/16X）。 DI VS.1 DIVS.0 选择 SMCLK 分频。 0 1 分频 1 2 分频 2 4 分频 4 8 分频 DCOR 选择 DCO 电阻 0 内部电阻 1 外部电阻 PUC 信号之后，DCOCLK 被自动选择 MCLK 时钟信号，根据需要，MCLK 的时钟源 可以另外设置为 LFXT1 或者 XT2。设置顺序如下： [1] 复位 OscOff [2] 清除 OFIFG [3]...
