1.Cortex-M 处理器采用的架构是（ D） （A）v4T （B）v5TE （C）v6 （D）v7 2.NVIC 可用来表示优先权等级的位数可配置为是（D ） （A）2 （B）4 （C）6 （D）8 4.Cortex-M3 的提供的流水线是（ B） （A）2 级 （B）3 级 （C）5 级 （D）8 级 5.Cortex-M3 的提供的单周期乘法位数是（C ） （A）8 （B）16 （C）32 （D）64 6.STM32 处理器的USB 接口可达（ B ） （A）8Mbit/s （B）12Mbit/s （C）16Mbit/s （D）24Mbit/s 7.Context – M3 处理器的寄存器r14 代表（ B ） （A）通用寄存器 （B）链接寄存器 （C）程序计数器 （D）程序状态寄存器 8.Handle 模式一般使用（A ） （A）Main_SP （B）Process_SP （C）Main_SP 和 Process_SP （D）Main_SP 或 Process_SP 11.每个通用I/O 端口有（ ）个 32 位的配置寄存器，（ ）个 32 位的数据寄存器，（ ）个 32 位的置位/复位寄存器，（ ）个 16 位的复位寄存器，（ B ）个 32 位的锁定寄存器 （A）2,1,2,1，1 （B）2,2,1,1,1 （C）2,2，2,1,1 （D）2,2,1,2,1 12.（A ）寄存器的目的就是用来允许对 GPIO 寄存器进行原子的读/修改操作 （A）GPIOX_BSRR 和 GPIOX_BRR （B）GPIOX_CRL 和 GPIOX_CRH（C）GPIOX_BSRR 和 GPIOX_LCKR （D）GPIOX_IDR 和 GPIOX_ODR 13.所有的GPIO 引脚有一个内部微弱的上拉和下拉，当它们被配置为（ A）时可以是激活的或者非激活的 （A）输入 （B）输出（C）推挽 （D）开漏 14.端口输入数据寄存器的地址偏移为（ B ） （A）00H （B）08H（C）0CH （D）04H 17.每个 I/O 端口位可以自由的编程，尽管 I/O 端口寄存器必须以（ B ）的方式访问 （A）16 位字 （B）16 位字节 （C）32 位字节 （D）32 位字 19.固件库中的标志状态（FlagStatus）类型被赋予以下两个值（ A） （A）ENABLE 或者 DISABLE （B）SUCCESS 或者 ERROR （C）SET 或者 RESTE （D）YES 或者 NO 20.STM32F107V 有（ C ）可屏蔽中断通道 （A）40 （B）50 （C）60 （D）70 21.STM32F107V 采用（ B ）位来编辑中断的优先级 （A）4 （B）8 （C）16 （D）32 22.向量中断控制器最多可支持（ C ）个 IRQ 中断 （A）127 （B）128 （C）240 （D）255 23.系统控制寄存器 NVIC 和处理器内核接口紧密耦合，主要目的是（ C ） （A）结构更紧凑，减小...
