Synopsys dc 1.1 什么是 DC? DC(Design Compiler)是 Synopsys 的 logical synthesis 优化工具，它根据 design description 和 constraints 自动综合出一个优化了的门级电路。它可以接受多种输入格式，如硬件描述语言、原理图和 netlist 等，并产生多种性能报告，在缩短设计时间的同时提高读者设计性能。 1.2 DC 能接受多少种输入格式? 支持.db, .v, .vhd , edif, .vgh 等等，以及.lib 等相关格式。 1.3 DC 提供多少种输出格式? 提供.db, .v, .vhd, edif, .vgh 等，并可以输出 sdc, .sdf 等相关格式文件。 1.4 DC 的主要功能或者主要作用是什么? DC 是把 HDL 描述的电路综合为跟工艺相关的门级电路。并且根据用户的设计要求，在 timing 和 area，timing 和 power 上取得最佳的效果。在 floorplanning 和 placement 和插入时钟树后返 回 DC 进行时序验证 1.5 如何寻找帮助? 帮助可以用 3 种求助方式： 1. 使用 SOLD，到文档中寻求答案 2. 在命令行中用 man+ DC 命令 3. 在命令行中用 info+ DC 命令 1.6 如何找到 SOLD 文档? SOLD 文档可以在 teminal 中输入 sold&执行。 $> sold& 或者用命令 which dc_shell 找到 dc 的安装目录。找到 online 目录。 1.7 如何配置 DC? 综合设置提供必要的参数给DC，使工具能够知道进行综合时所需要的必要的信息，即重要参数：工艺库，目标库，标志库等等。要在.synopsys_dc.setup 上设置好这些参数。而.synopsys_dc.setup 要在三个目录下有说明，一个是 synopsys 的安装目录，一个是用户文件夹，最后一个是工程目录。由后一个设置覆盖前一个文件。 参数包括：search_path, target_library, link_library, symbol_library 1.8 target_library 是指什么? target_library是在 synthesis 的 map 时需要的实际的工艺库 1.9 link_library如何指定? 链接时需要的库，通常与library相同，设置时，需要加“*”，表示内存中的所有库。 1.10 search_path 的设置? 该参数指定库的存储位置 1.11 DA 和DC 有什么区别? DA 是 Design Analyzer 的简称, 它调用dc 来进行综合. 但是它是图形化的. 可以看逻辑电路图,当然需要你的库有symbol 库. 1.12 为什么要使用DA 而不用shell 接口? 暂时我也不知道答案 1.13 SOLD 是什么? SOLD 是 Synopsys OnLine Document 的简称, 基...
