VIVADO中debug用法VIP专享VIP免费

VIVADO 中 debug 用法 1 VIVADO 中debug 用法 VIVADO 和ISE 相比ChipScope 已经大幅改变，很多人都不习惯。在 ISE 中称为 ChipScope 而 VIVADO 中就称为 in system debug。下面就介绍 VIVADO 中如何使用debug 工具。 Debug 分为 3 个阶段 1. 探测信号：在设计中标志想要查看的信号 2. 布局布线：给包含了 debug IP 的设计布局布线 3. 分析：上板看信号 一 探测信号 探测信号有 2 种方法一种是直接在 HDL 源代码中用（*mark_debug = “true”*）标识出要探测的信号 另一种是 在综合过后的网表文件中添加标志。 1 .在 HDL 源代码中添加标志 然后点击 open Synthesized Design VIVADO 中 debug 用法 2 然后点击 Tools-> Set Up Debug 点击 Next VIVADO 中 debug 用法 3 点击 Add/Remove Nets VIVADO 中 debug 用法 4 点击find 会出来所有信号。如果需要添加 debug 的信号，从左边框中选择所需信号，点击按钮加到右边来。如果需要去除不需要的 debug 信号，从右边框中选择所需信号，点击按钮就去除了。选好信号之后，在右下角点击Ok 按钮。 VIVADO 中 debu g 用法 5 在此框中为所有debu g 信号选择时钟域，选择debu g 信号，右键选择Select Clock Domain。注意每一个时钟域对应一个单独的 ILA 2.0core。 在此框中选择所需时钟，点击 ok VIVADO 中 debug 用法 6 点击next 然后继续下面的 Implement 流程 VIVADO 中 debug 用法 7 点击Save 保存修改后的工程 后面像以前一样等工程跑结束。 2 .在网表文件中添加标志 网表文件添加标志，第一步也是打开综合后设计。如下图所示 第二步是打开 debug 窗口 VIVADO 中 debug 用法 8 Open synthesized Design 之后，有2 种方法来标志debug 信号 (1) 第一种方法是在 Netlist 窗口中选择信号，右键点击 Mark Debug VIVADO 中 debug 用法 9 (2) 第二种方法是在Tools 中选择Setup Debug 推荐使用此方法 然后和前面一样继续跑工程。 二 上板调试 上板的时候选择Open hardw are session ,然后Open a new hardw are target VIVADO 中 debug 用法 10 选择 next 选择 next VIVADO 中 debug 用法 11 选择 Next VIVADO 中 debug 用法 12 选择FPGA 来配置文件 注意移到另一台电脑看debug 信号时，必须将debug_nets.ltx 文件和bit 文件一起移过去。如下图红框所示