PXIe 母座底面PXIe 母座侧面PXIe 资料汇总一、物理结构PXIe 国际规范的 3U 机箱母座物理接口中，PXI 联盟命名 PeripheralModules 为 XJ3 和 XJ4 接口，相应公座称为 XP3、XP4。生产制造厂商中德国 ENRI 较多被使用，型号对应情况：XJ3->ENRI973028；XJ4->ENRI214443；XP3->ENRI973027；XP4->ENRI224057。二、接口定义2.1 概述根据 PXI 联盟定义 3U 机箱中 PeripheralModules 的 XJ3 和 XJ4 硬件接口定义如下所示：Table44.PXIExpressPeripheralSlotandModulePinAssignmentsPinZABCDEFXP4/XJ4Conn^etor1GhDGA4宵加GA2GAIGADGND星GMDSYSEWWAKEWALERT?GNQ3GND12V12VGNDGNDGNDGND4GHDGNDGNDysv1.3V3.3VGNDSPXiTRIG3P3CITR>G4PXITRH35GNDPXLJRJlGfiGND■6GWDPXLTRIG2GHDATNLEDPXJSTARPKLCLMOGHDPXLTRBG1PXJTR>GQATNSWffGNDPXJTRIG7GNDRSVGNDRSVPXILBL6PX«LBRGGNDPinA日abCDcdEFef1P^leCLKiOO+PXIeCLKlO0-GHDPXIeSrNC10O+F>XieSrNC1D0-GNDPXiejDSTARC*PXIeBSTARC-GND2PRSNTffPWRENffGNDPX1SDSTARB*PXfe„DSTAR0GNDPXfe.DSTARA*PXJfi[>STARAGND3SMBDAT5MECLKGNDRSVRSVENDRSVRSVGND41MPWRGDIPEFtST#GNDRSVRSVGND1RefCIk*1RjeK：lk-GND5IPETpOIPETnOGflD1PERp«IPERnOGNDiPETplUPETnlGNDr1PETP2iPErreGND1PERP21PER02GND1PERP1IPERnlGND71PEW1PET 曲GND1PER&31PERUJGND1PETP4IIPETn 斗GNDB1PETp51PETH5GND1PER&5IPERnSGNDIPERUJJ1PER1I4GNDgIPETpttIPETnfiGMIPERntiGNDiPETp?1lPETn7GNDIDRS^/RSVGWRSVRSVGND1PERpTIPERn?GND2.2 XP3/XJ31PETpO~7/1PETnO~7/1PERpO~7/1PERnO~7数据差分线收发各八组[i],p56，CompactPCIExpress 中 PET 和 PER 命名规则与 PCIExpress 相反，按外设板连接器为准,PET 信号（如 A5/B5）方向是从外设到系统，PER（如 C5/D5）方向是从系统到外设。电容耦合发生在发射侧⑶,p64RefCIk 士100M 差分时钟，该信号由 backplane 提供作为 module 的 PCIe 工作时钟。该信号不是星型信号，各个 slot 间 RefClk 士相位不一致。信号性质为 LVPECL，可在外设侧电容耦合转换为其他电平[3],p80PERST#硬复位。方向从 slot 到 module，拉高表示 PXI 电源和参考时钟均已稳定⑶,p99PRSNT#热插拔，低电平有效。module 接地处理。PWREN#方向从系统到外设，一般用于开启外设版的主电源芯片，低电平有效。此为短引脚，支持热插拔的外设可将该脚电阻上拉，在板卡插入过程的最后开启主电源[3],p10...
