随机存储器（RAM）微机原理与应用随机存储器（RAM）在这一节里,我们主要阐述两类主要的随机存储器一SRAM和DRAM的功能以及使用中的一些问题。由于技术的发展,不管是SRAM还是DRAM,其集成度愈来愈高。目前,4Mb、8Mb的SRAM很易买到,而16Mb、64Mb的DRAM芯片也已成为商品了，而实验室中己制造出1Gb的DRAM。同时,不同容量、不同速度、不同功能的芯片有成千上万种。这在为我们提供了选择上的灵活性的同时,也为在技术上掌握它们带来一定的困难。掌握好RAM芯片的外特性,以用好它为目的。也就是说,要掌握好它们的引线,以便能将它们连接到你的系统中,为你所用。1.1静态RAM（SRAM）的工作原理一、基本存储电路基本存储电路用来存储1位二进制(0或1),是组成存储器的基础大量的存储电路有规则的构成了一个“存储体”。典型的静态RAM的电路如图6—1所示，这是静态MOS6管基本存储电路。图中，T1，T3及T2，T4两个NMOS反相器交叉耦合组成双稳态触发器电路。其中T3，T4为负载管，T1，T2为放大管，这四个MOS管构成了一个RS触发器。T5，T6为行选通管，行选信号为高电平时，T5，T6管才导通。T7和T8是列选通管，列选通信号为高电平时，T7，T8管才导通。只有行、列信号同时为高电平时，触发器才能与数据线接通，进行读写操作。也就是当行线X和列线Y都为高电平，开关管T5，T6，T7，T8都导通，该单元被选中，于是便可以对它进行读或写操作。图6—1静态六管存储电路1.2SRAM芯片介绍静态随机存储器（SRAM）在微型计算机领域获得了极其广泛的应用，常用的有2114（1K×4位）、6116（2048×8位）等等。现以典型8K×8bit的高速、COMS型SRAM芯片6264为例说明其外部特性及工作过程。1．引脚功能该芯片的引脚图如图6-2所示.A0~Al2：13条地址信号线。它们决定了该芯片有多少个存储单元，地址信号编码最大可以到213(8K)个。也就是说,芯片上13条地址线上的信号经过芯片的内部译码,可以决定8K个单元。连接时，这十三条地址线通常接总线的低位地址。D0~D7：8条双向数据线。6264有8条数据线,说明该芯片的每个单元存放一个字节（8位二进制数）。在使用中,芯片的数据线与总线的数据线相连接。6-26264引出脚图表6—16264真值表2CS、：两个选片信号，CS1=0，CS2=1选中该芯片。在连接时,通过对高位地址信号和控制信号的译码产生或形成选片信号,利用选片信号将芯片放在所需要的地址范围上。：写允许信号，低电平有效。有效时允许将数据写入芯片，反之，允许芯片的数据读出。：输出允许信号，低电平有效。有效时允许该芯片将某单元的数据送到芯片外部的D0~D7上。NC：没有使用的空脚。另外还有+5V电压和接地线。1CS2CSWEOE2.片选连接方式按照用户的要求,在规定的内存地址范围,如何将存储器芯片正确地接到总线上。芯片的选片信号是由高位地址和控制信号译码形成的,由它们决定该芯片在内存的地址范围，主要可以有下面的几种方法实现：(1)全译码方式：利用地址总线的所有地址线来唯一地决定存储芯片的一个单元。我们来看一下图6-3的芯片连接图。图6—36264全地址译码连接A19A18A17A16A15A14A13D0~D7A0~A12MEMWMEMR80866264D0~D7A0~A12WEOECS1CS21从图6-3可以看出6264的8KB容量占据的是从00000H到0lFFFH这8KB内存空间，芯片的每一个存储单元唯一地占据上述地址空间中的一个地址。低位地址(A0~A12)经芯片内部译码,可以决定芯片内部的每一个单元;高位地址(A19~A13)利用译码器来决定将芯片放置在内存空间的什么位置上。图6-3中,6264的地址在00000H~01FFFH范围内，如果采用适当的译码电路,可以将6264这8KB地址单元放在内存空间的任一8KB范围内。读者们可以自己尝试实现。(2)部分地址译码方式我们来分析一下图6—4所示的6264的连接图。可以发现,此时的6264所占据的内存地址空间为：7A000H~7BFFFH7E000H~7FFFFHFA000H~FBFFFHFE000H~FFFFFH可见,8KB的芯片占了4个8KB的内存空间，这是因为在决定存储芯片的存储单元时并没有利用地址总线上的全部地址,而只利用了地址信号的一部分。在图6—4中,A14和A19并未参加译码,这就是部分地址译码的含义。部分地址译码由于少用了地址线参加译码,致使一块8KB的芯片占据了多个8KB的地址空间,这就产生了地址重叠区...
