下载后可任意编辑基于 SRIO 协议的板级芯片互联技术 引 言软硬件结合构建宽带互联并行处理的数据处理系统是实现高速实时数据处理的有效方案。基于这样的方案设计理念，采纳多 DSP、多 FPGA 通过 SRIO 互联来实现一个高速互联的计算网络，数据可以在 DSP 之间及 DSP 与 FPGA 之间高速传输。这样的互联计算网络在数据交互、任务切换、算法分解、计算负载均衡等方面具有较强的适应性、可扩展性。本文介绍了这种基于 SRIO 互联技术的高速实时数据处理硬件平台，并在该平台上讨论了多 DSP 之间、DSP 与 FPGA 之间的 SRIO 通信技术。1 SRIO 标准RapiclI／O 是面对嵌入式系统开发提出的高可靠、高性能、基于包交换的新一代高速互联技术，已于 2024 年被国际标准化组织(ISO)和国际电工协会(IEC)批准为 ISO／IECDIS 18372 标准。SRIO 则是面对串行背板、DSP 和相关串行数据平面连接应用的串行 RapidIO 接口。串行 RapidIO 包含一个3 层结构的协议，即物理层、传输层、逻辑层。物理层定义电气特性、链路控制、低级错误管理；传输层定义包交换、路由和寻址机制；逻辑层定义总体协议和包格式。可以实现最低引脚数量，采纳 DMA 传输，支持复杂的可扩展拓扑，多点传输；可选的 1．25 Gbps、2．5 Gbps、3．125 Gbps 三种速度能满足不同应用需求，是未来十几年中嵌入式系统互联的最佳选择之一。2 基于 C6455 高速 SRIO 接口的互联系统2．1 C6455 的 SRIO 端口TMS320C6455(简称 C6455)是德州仪器(TD 公司新推出的一款 DSP 产品，可实现更高性能，精简代码，更多片上存储器及超高带宽的集成外设。其中最为引人瞩目的是第一次实现了用于处理器间通信的 SRIO 总线，C6455 上的 SRIO 端口是面对嵌入式领域推出的具有高数率，很少引脚的互联方案，并且 Rapicl I／O 的数据传输完全是由硬件实现的，不需要处理器参加，因此这样可以实现一个高效板级同构互联多处理器系统。C6455 的 SRIO 端口一对收发差分信号对构成一个全双工的port(端口)，可以工作在 1．25 Gbps、2．5 Gbps、3．125 Gbps 的波特率。2．2 基于 SRIO 的多 C6455 互联结构C6455 的 SRIO 端口可以与 SRIO 交换器件实现互联，也可以在 C6455 之间通过连接差分信号来实现。如图 1 和图 2 所示的 1x 模式和 4x 模式互联关系，在 1x 模式中，器件的任何一对发收信号可以与另一个器件的收发信号相互连接组成独...
