数字系统设计与VerilogHDL（第7版）第3章QuartusPrime使用指南3.1QuartusPrime原理图设计3.2基于IP核的设计3.3SignalTapII的使用方法3.4QuartusPrime的优化设置与时序分析3.1QuartusPrime原理图设计3.1.1半加器原理图设计输入QuartusPrime的主界面QuartusPrime的主界面3.1.1半加器原理图设计输入QuartusPrime的主界面输入元件3.1.1半加器原理图设计输入QuartusPrime的主界面半加器电路图3.1.1半加器原理图设计输入QuartusPrime的主界面使用NewProjectWizard创建工程3.1.1半加器原理图设计输入QuartusPrime的主界面设置Directory，Name，Top-LevelEntity对话框3.1.1半加器原理图设计输入QuartusPrime的主界面将设计文件加入当前工程中3.1.1半加器原理图设计输入QuartusPrime的主界面选择目标器件3.1.1半加器原理图设计输入QuartusPrime的主界面选择综合器、仿真器3.1.1半加器原理图设计输入QuartusPrime的主界面工程信息汇总显示3.1.21位全加器设计输入QuartusPrime的主界面创建元件符号对话框3.1.21位全加器设计输入QuartusPrime的主界面１位全加器原理图3.1.31位全加器的编译QuartusPrime的主界面选择菜单Processing→StartCompilation，或者单击按钮，即启动了完全编译，完全编译包括如下5个过程：分析与综合（Analysis&Synthesis）；适配（Fitter）；装配（Assembler）；定时分析（TimeQuestTimingAnalysis）；网表文件提取（EDANetlistWriter）。3.1.31位全加器的编译QuartusPrime的主界面编译信息汇总3.1.41位全加器的仿真QuartusPrime的主界面建立QuartusPrime和Modelsim的链接3.1.41位全加器的仿真QuartusPrime的主界面设置仿真文件的格式和目录3.1.41位全加器的仿真QuartusPrime的主界面自动生成的TestBench模板文件3.1.41位全加器的仿真QuartusPrime的主界面对TestBench进一步设置3.1.41位全加器的仿真QuartusPrime的主界面1位全加器时序仿真波形图3.1.51位全加器的下载本例针对的下载板为DE2-115，故目标器件应为：EP4CE115F29C7。选择菜单Assignments→PinPlanner，在PinPlanner对话框中，进行引脚的锁定。A→PIN_AB28SW0（拨动开关）B→PIN_AC28SW1（拨动开关）CIN→PIN_AC27SW2（拨动开关）SUM→PIN_E21LEDG0（LED灯）COUT→PIN_AB28LEDG1（LED灯）3.1.51位全加器的下载QuartusPrime的主界面编程下载窗口第3章QuartusPrime使用指南3.1QuartusPrime原理图设计3.2基于IP核的设计3.3SignalTapII的使用方法3.4QuartusPrime的优化设置与时序分析3.2基于IP核的设计QuartusPrime的主界面LPM_COUNTER模块命名3.2.1用LPM_COUNTER设计模24方向可控计数器3.2.1用LPM_COUNTER设计模24方向可控计数器QuartusPrime的主界面启动MegaWizardPlug-InManager，对LPM_COUNTER模块进行参数设置3.2.1用LPM_COUNTER设计模24方向可控计数器QuartusPrime的主界面模24方向可控计数器原理图3.2.1用LPM_COUNTER设计模24方向可控计数器QuartusPrime的主界面模24方向可控计数器门级仿真波形图3.2.2用LPM_ROM模块实现4×4无符号数乘法器QuartusPrime的主界面SaveIPVariation对话框3.2.2用LPM_ROM模块实现4×4无符号数乘法器QuartusPrime的主界面基于lpm_rom实现的4×4无符号数乘法器原理图3.2.2用LPM_ROM模块实现4×4无符号数乘法器QuartusPrime的主界面ROM存储器的内容存储在*.mif文件中3.2.2用LPM_ROM模块实现4×4无符号数乘法器QuartusPrime的主界面4×4无符号数乘法器波形仿真结果第3章QuartusPrime使用指南3.1QuartusPrime原理图设计3.2基于IP核的设计3.3SignalTapII的使用方法3.4QuartusPrime的优化设置与时序分析3.3SignalTapII的使用方法QuartusPrime的嵌入式逻辑分析仪SignalTapII为设计者提供了一种方便高效的硬件测试手段，它可以随设计文件一起下载到目标芯片中，捕捉目标芯片内信号节点或总线上的数据，将这些数据暂存于目标芯片的嵌入式RAM中，然后通过器件的JTAG端口将采到的信息和数据送到计算机进行显示，供用户分析。QuartusPrime的主界面调入待测信号3.3SignalTapII的使用方法QuartusPrime的主界面SignalTapII参数设置窗口3.3SignalTap...
