一、填空题1．对存储器的要求是速度快，_容量大 _____，_价位低 _____。为了解决这方面的矛盾，计算机采用多级存储体系结构。2．指令系统是表征一台计算机__性能 __的重要因素，它的____格式 __和 ___功能 ___不仅直接影响到机器的硬件结构而且也影响到系统软件。3．CPU 中至少有如下六类寄存器__指令 ____寄存器， __程序 _计数器， _地址 __寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。5．常见的数据传送类指令的功能可实现寄存器和 寄存器之间，或寄存器和 存储器之间的数据传送。6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中8．设浮点数阶码为8位（含 1位阶符），尾数为 24位（含 1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为2^127(1-2^ －23) ，最小正数为2^ －129 ，最大负数为2^ －128(-2^ －1-2^ － 23) ，最小负数为-2^127 。9．某小数定点机，字长8 位（含 1 位符号位），当机器数分别采用原码、补码和反码时，其对 应 的 真 值 范 围 分 别 是-127/128 ～ +127/128 -1 ～ +127/128 -127/128 ～ +127/128 （均用十进制表示） 。10．在 DMA 方式中， CPU 和 DMA 控制器通常采用三种方法来分时使用主存，它们是停止 CPU 访问主存、 周期挪用和DMA 和 CPU 交替访问主存。11．设 n = 8 （不包括符号位） ，则原码一位乘需做8 次移位和最多8 次加法，补码 Booth 算法需做8 次移位和最多9 次加法。12．设浮点数阶码为8 位（含 1 位阶符），尾数为 24 位（含 1 位数符），则 32 位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。13．一个总线传输周期包括申请分配阶段、 寻址阶段、 传输阶段和 结束阶段四个阶段。14． CPU 采用同步控制方式时，控制器使用机器周期和 节拍组成的多极时序系统。15 ．在组合逻辑控制器中，微操作控制信号由指令操作码、时序和状态条件决定。15.32 位字长的浮点数， 其中阶码 8 位（含 1 位阶符），基值为 2，尾数 24 位（含 1 位数符），则其对应...
