《计算机设计与实践》实验课程教学大纲Design andPractice on Computer课程编码： DZ240122 适用专业：集成电路设计与集成系统先修课程： 计算机组成与设计学 分 数： 4总学时数 ：64实验（上机）学时： 64 考核方式： 系考执 笔 者： 刘有耀编写日期： 2012-7-6一、课程性质和任务本课程主要是通过实验来进一步巩固和扩大计算机组成与设计课程所学的内容，为设计计算机系统打下坚实的基础。通过实验深入理解MIPS指令系统，进一步熟悉 DE2-70 开发平台，较熟练地掌握Quartus 使用方法和技巧，提高运用 Verilog HDL语言来设计硬件系统的能力，掌握MIPS寄存器组、运算器、桶形移位器、状态机、组合逻辑控制器的设计方法，掌握单周期MIPS CPU基本设计方法。理解 MIPS CPU与编译器、操作系统的关系。二、实验教学内容及要求主要内容： 本实验课程通过对CPU中的运算单元、 寄存器组、 控制单元电路的设计，然后设计实现单周期CPU，最后设计存储器、总线控制器。基本要求：通过可实验课程学生加深对CPU结构和功能的理解， 并锻炼设计实现 CPU的基本能力，为 SoC设计打下基础。重点： 单周期 CPU 和多周期 CPU 设计、微程序控制器设计。难点： 单周期和多周期 ALU 控制器设计、微程序控制器状态机设计。实验一： 寄存器组设计主要内容：根据实验原理框图完成一个由32 个寄存器组成的字长为32位的寄存器组设计，并在Quartus II 上模拟实现。根据实验原理框图完成一个由 16 个寄存器组成的字长为4 位的寄存器组设计，并在Altera DE2-70 开发板实现。基本要求： 通过此实验使学生了解寄存器组工作原理，学会用 FPGA 实现寄存器组电路，掌握寄存器组在CPU 中的工作原理。重点： CPU 中寄存器组工作原理。难点：寄存器组控制电路设计。实验二： 静态随机存储器设计主要内容： 用 Verilog HDL 语言来编写实现一种静态随机存储器器，并在 Altera DE2-70 开发板实现。基本要求：通过此实验使学生理解静态随机存储器工作原理，学会用FPGA 实现静态随机存储器电路， 掌握静态随机存储器的工作原理及其电路设计。重点：理解整数乘法器工作原理。难点：整数乘法器的设计。实验三： 32 位桶形移位器设计主要内容：设用Verilog HDL 语言来描述32 位桶形移位器设计，在Quartus II 上实现模拟仿真，并在Altera DE2-70 开发板实现 8 位的桶形移位器，使其能够正常工作。基本要求：通过此实验使...
