32位PowerPC构架通用寄存器分析及总结二VIP专享

32 位 Pow erPC 构架通用寄存器分析及总结二 第四部分操作系统环境（OEA-Operating Environment Architecture）寄存器寄存器集 OEA 寄存器集包含四类寄存器： 1：配置寄存器（Configu ration Registers） MSR 寄存器： 定义处理器的状态，它可以被 mtmsr, sc, rfi 指令修改；可以被 mfmsr 读取； PVR 寄存处： 定义寄存器模型的版本和处理器的版本 2：内存管理寄存器（Memory Management Registers） BAT 寄存器： OEA 定义了四组 BAT 指令寄存器（IBAT0U-IBAT3U 和 IBAT0L-IBAT3L），也定义了四组 BAT 数据寄存器（DBAT0U-DBAT3U 和 DBAT0U-DBAT3U） SDR1 寄存器： 该寄存器定义了用于虚拟地址转换为物理地址所需要的页表基地址 SR 寄存器： OEA 定义了 16 个 32 位的 SR 寄存器（SR0-SR15） 3：中断处理寄存器（Interru pt Handing Register） DAR(Data Address Register)寄存器： 在 DSI（Data Storage Interru pt）和对齐中断发生之后，DAR 寄存器被设置成异常指令产生的有效地址； SPRG0-SPG3 寄存器： 提供给操作系统使用 DSISR 寄存器： 定义产生 DSI（Data Storage Interru pt）和对齐中断的原因 SPR0（Machine statu s sav e/restore register 0）寄存器： 在中断中用来保存 MSR 寄存器，当 rfi 指令执行时，用来恢复 MSR 寄存器 SPR1（Machine statu s sav e/restore register 1）寄存器： 在中断中用来保存 MSR 寄存器，当 rfi 指令执行时，用来恢复 MSR 寄存器 4：多功能寄存器（Miscellaneou s Registers） TB（time base）寄存器： 具体参考第三部分 VEA DEC 寄存器：这是一个 32 位的递减计数器 EAR（Ex ternal Access Register）寄存器：用于访问外部设备 DABR（Data address breakpoint register）：用来控制数据地址断点功能 PIR（Processor identification register）：在多处理器的芯片上用来标识一个核，例如在MPC8641d 芯片上有两个 E600 的 core，就用 PIR 来定位其中的 core。 OEA 寄存器集的示意图如下： 4.1 MSR 寄存器 MSR 寄存器定义了处理器的状态，在初始化Pow erPC 核心时，MSＲ是第一个被配置的处理器。当一个中断发生时MSR 寄存器的相关位将会发生改变。它也可以被mtmsr, sc, rfi 指令所修改，被mfmsr 读取。 格式如下： 各个字段说明： MSR[0:12]：保...