DSP第2章硬件结构

西安电子科技大学电子工程学院1ADSP技术与应用— — 浮点SHARC系列主讲：冯小平 教授罗勇江西安电子科技大学电子工程学院2第2章 SHARC系列DSP的结构与功能2.1 SHARC系列DSP简介2.2 SHARC系列DSP的运算单元2.3 程序控制器2.4 寄存器2.5 存储器组织2.6 片内集成的外部设备简介西安电子科技大学电子工程学院32.1 SHARC系列DSP简介西安电子科技大学电子工程学院4SHARC系列的主要特征（1） 40~ 66MIPS、每条指令15~ 25ns、指令单周期执行； 120~ 198MFLOPS 的 峰 值 运 算 能 力 ， 可 维 持80~ 132MFLOPS 的 运 算 能 力 ；(ADSP21262 200MIPS,5ns,1200MFLOPS) 两套地址产生器，支持循环寻址和位反序寻址； 有效的程序控制，支持无开销循环，单周期循环设置； 32位单精度和40位扩展精度IEEE浮点数据格式或32位定点数据格式；西安电子科技大学电子工程学院5SHARC系列的主要特征（2）片内集成了大容量的SRAM（544K~4Mbit）,有些还集成了ROM（21262集成了4Mbit ROM）多套DMA（Direct Memory Access）控制器多个串行口；多个链路口，每个链路口有4位数据线；标准IEEE JTAG 1149.1测试端口和在线仿真；西安电子科技大学电子工程学院6SHARC系列成员6 SPI2 SPI2 SPI2 SPI2 SPIHost InterfaceHost InterfaceHost InterfaceHost InterfaceHost Interface0 Link Ports0 Link Ports0 Link Ports6 Link Ports6 Link Ports22 DMA Channels10 DMA Channels6 DMA Channels10 DMA Channels10 DMA Channels2Mbit On-Chip SRAM、4Mbit On-Chip ROM544Kbit On-Chip SRAM1Mbit On-Chip SRAM2Mbit On-Chip SRAM4Mbit On-Chip SRAM200MIPS/1200Mflops66MIPS/198Mflops50MIPS/150Mflops40MIPS/120Mflops40MIPS/120MflopsADSP-21262ADSP-21065LADSP-21062ADSP-21061ADSP-21060西安电子科技大学电子工程学院7ADSP2106X 内部结构图西安电子科技大学电子工程学院8内部结构的4个主要组成部分西安电子科技大学电子工程学院9SHARC系列内部功能模块¾ 32位浮点运算单元，包括乘法器、算术逻辑单元、移位器；¾ 数据寄存器堆：R0～R15（或者F0～F15）；¾ 数据地址产生器：（DAG1，DAG2）；¾ 程序控制器及指令缓冲（32级）；¾ 内部定时器（32位）；¾ 4Mbit双端口SRAM；¾ 外部存储器接口，32位地址，48位数据；¾ 主机和多处理器接口；西安电子科技大学电子工程...