EDA 半解 模拟集成电路 CAD： 特点：电路种类繁多、性能参数不确定等 结论：目前主要仿真验证。 数字系统自动化设计： EDA 特点：基本单元：逻辑门；性能电平明确； 结论：可大规模集成自动化设计。 目标：在一个 IC 上集成整个系统所需要的数字部分。如：CPLD/FPGA, SOPC:逻辑门+CPU+RAM 等。 EDA 是电子设计自动化（Electronic Design Automation）的缩写 EDA 的核心是指设计者利用计算机等硬件及相关应用软件完成电子系统设计等任务 EDA 特点：以复杂电路设计可编程器件设计为代表；FPGA/CPLD 器件取代部分 ASIC 器件； 使用硬件描述语言 HDL 进行设计；EDA 技术的终极目标是完成 ASIC （专用集成电路）的设计和实现；系统设计者或者线路板设计者 成为 芯片设计者。 可编程逻辑器件 PLD（Programmable Logic Device）应用最广泛的当属：CPLD（Complex Programmable Logic Device，复杂可编程逻辑器件）；；FPGA（Field Programmable Gate Array，现场可编程门阵列）：半定制设计（FPGA）--设计成本低、周期短、设计复杂；适合于小批量ASIC 产品。 现代电子产品与传统电子产品在设计上的显著区别：一、大量使用大规模可编程逻辑器件： 以提高产品性能；缩小产品体积；降低产品消耗；二、广泛运用现代计算机技术： 以提高电子设计自动化程度；缩短开发周期；提高产品的竞争力。 狭义的 EDA 概念：以大规模可编程逻辑器件 PLD 为设计载体；以硬件描述语言 HDL 为系统逻辑描述的主要表达方式；以计算机、大规模可编程器件的开发软件及实验开发系统为设计工具；通过有关的开发软件，自动完成用软件方式描述的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、布局布线、逻辑仿真；直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作；最终形成集成电子系统或专用集成芯片的一门多学科融合新技术。 常用的 HDL（硬件描述语言）有：VHDL（Very-High-Speed Integrated Circuit Hardware Description Language）和 Verilog HDL。 FPGA 的编程配置模式：JTAG 模式；PS 模式： Passive Serial Mode 被动串行； AS 模式：Active Serial Mode 主动串行。 EDA 的 FPGA/CPLD 设计流程：1、设计输入(原理图／HDL 文本编辑) 2、综合 3、适配 4、时序仿真与功能仿真 5、编程下载 6、硬件测试。 ASIC（Application Specific Integrated...
