基于FPGA的LED大屏幕控制系统设计

下载后可任意编辑基于 FPGA 的 LED 大屏幕控制系统设计摘要：介绍 LED 显示屏的工作原理，提出大屏幕 LED 图文显示屏控制系统MCU+FPGA 的设计方案。单片机系统负责接收和存储上位机 LED 点阵数据，FPGA 控制器完成显示数据的转换、动态扫描并驱动大屏幕 LED 显示屏。FPGA 控制器由VHDL 语言编程实现，并在 QuartuslI 中仿真测试通过。整个系统外围电路简单，易于扩展。关键词：FPGA；LED；大屏幕；控制系统引言 目前，市场上的中小规模 LED 显示系统，一般采纳传统的单片机作为主控芯片。对 LED 大屏幕显示屏来说，由于数据传输量大，要求扫描速度快，而单片机内部的资源较少、运行速度较慢，难于满足系统要求。以 FPGA 作为控制器，一方面，FPGA 采纳软件编程实现硬件功能，速度较快；另一方面，它的引脚资源丰富，可扩展性强。因此，用单片 FPGA 和简单的外围电路就可以实现大屏幕 LED 显示屏的控制，无需另外设计汉字库，具有集成度高、稳定性好、设计灵活和效率高等优点。1 系统总体结构 LED 大屏幕显示系统由上位机(PC 机)、单片机系统、FPGA 控制器、LED 显示屏的行列驱动电路等模块组成，如图 1 所示。上位机负责汉字、字符等数据的采集与发送。单片机系统与上位机之间以异步串行通信工作方式，通过串行端口从上位机获得已完成格式转换的待显示的图形点阵数据，并将其存入 EEPROM 存储器。之后通过 FPGA 控制器，将存储器的显示数据还原到 LED 显示屏。扫描控制电路采纳可编程逻辑芯片 Cyclone EP1C6，利用 VHDL 语言编程实现，采纳 1／16 扫描方式，刷新频率在 60 Hz 以上。本文着重介绍 256×1024 的单色图文显示屏的 FPGA 控制模块。2 LED 显示屏基本工作原理 对大屏幕 LED 显示屏来说，列显示数据通常采纳的是串行传输方式，行采纳 1／16 的扫描方式。图 2 为 16×32 点阵屏单元模块的基本结构，列驱动电路采纳 4 个 74HC595 级联而成。在移位脉冲 SRCLK 的作用下，串行数据从 74HC595 的数据端口 SER 一位一位地输入，当一行的所有 32 列数据传送完后，输出锁存信号RCLK 并选通行信号 Y0，则第 1 行的各列数据就可按要求显示。按同样的方法显示其余各行，当 16 行数据扫描一遍(即完成一个周期)后，再从第 1 行开始下一个周期的扫描。只要扫描的周期小于 20 ms，显示屏就不闪耀。下载后可任意编辑 256×1024 大屏幕显示屏由 16×32 个...