半导体集成电路复习题及答案

第8 章 动态逻辑电路 填空题 1、 对于一般的动态逻辑电路，逻辑部分由输出低电平的 网组成，输出信号与电源之间插入了栅控制极为时钟信号的 ,逻辑网与地之间插入了栅控制极为时钟信号的 。 【答案：NMOS, PMOS, NOMS】 2、 对于一个级联的多米诺逻辑电路，在评估阶段：对 PDN 网只允许有 跳变，对 PUN 网只允许有 跳变，PDN 与 PDN 相连或 PUN 与 PUN 相连时中间应接入 。 【答案：】 解答题 1、 从逻辑功能，电路规模，速度 3 方面分析下面 2 电路的相同点和不同点。从而说明 CMOS 动态组合逻辑电路的特点。 【答案：】 图 A 是 CMOS 静态逻辑电路。图 B 是 CMOS 动态逻辑电路。2 电路完成的均是 NAND 的逻辑功能。图 B 的逻辑部分电路使用了 2 个 MOS 管，图 A 使用了 4 个 MOS 管，由此可以看出动态组合逻辑电路的规模为静态电路的一半。图 B 的逻辑功能部分全部使用 NMOS 管，图 A 即使用 NMOS 也使用 PMOS，由于 NMOS 的速度高于 PMOS，说明动态组合逻辑电路的速度高于静态电路。 2、 分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,说明其特点。 【答案：】 该电路可以完成OUT=AB 的与逻辑。与一般动态组合逻辑电路相比，它增加了一个MOS 管Mkp,这个MOS管起到了电荷保持电路的作用，解决了一般动态组合逻辑电路存在的电荷泄漏的问题。 3、 分析下列电路的工作原理，画出输出端 OUT 的波形。 【答案：】 答案： 4、 结合下面电路，说明动态组合逻辑电路的工作原理。 【答案：】 动态组合逻辑电路由输出信号与电源之间插入的时钟信号PMOS,NMOS逻辑网和逻辑网与地之间插入的时钟信号 NMOS 组成。当时钟信号为低电平时，PMOS 导通，OUT 被拉置高电平。此时电路处于预充电阶段。当时钟信号为低电平时，PMOS 截至，电路与 VDD的直接通路被切断。这时 NOMS 导通，当逻辑网处于特定逻辑时，电路输出 OUT 被接到地，输出低电平。否则，输出 OUT 仍保持原状态高电平不变。例如此电路，NMOS 网构成逻辑网中 A 与 C,或 B 与 C 同时导通时，可以构成输出 OUT 到地的通路，将输出置为低电平。 第 7 章 传输门逻辑 填空题 1、 写出传输门电路主要的三种类型和他们的缺点：（1） ，缺点： ；（2） ，缺点： ；（3） ，缺点： 。 【答案：NMOS 传输门，不能正确传输高电平，PMOS 传输门，不能...