移位寄存器基础知识VIP专享

把若干个触发器串接起来,就可以构成一个移位寄存器。由4 个边沿D 触发器构成的4 位移位寄存器逻辑电路如图8.8.1所示。数据从串行输入端D1 输入。左边触发器的输出作为右邻触发器的数据输入。假设移位寄存器的初始状态为0000，现将数码D3D2D1D0(1101)从高位(D3)至低位依次送到D1 端，经过第一个时钟脉冲后，Q 0＝D3。由于跟随数码D3 后面的数码是D2，则经过第二个时钟脉冲后,触发器FF0 的状态移入触发器FF1,而FF0 变为新的状态,即Q 1＝D3，Q 0＝D2。依此类推,可得4 位右向移位寄存器的状态, 如表8.8.1所示。 由表可知，输入数码依次地由低位触发器移到高位触发器,作右向移动。经过4 个时钟脉冲后,4 个触发器的输出状态Q 3Q 2Q 1Q 0 与输入数码D3D2D1D0 相对应。为了加深理解,在图8.8.2 中画出了数码1101(相当于D3＝1,D2＝1,D1＝0 ,D0＝1)在寄存器中移位的波形,经过了4 个时钟脉冲后,1101 出现在寄存器的输出端Q3Q 2Q 1Q 0。这样，就可将串行输入（从D1 端输入）的数码转换为并行输出（从Q 3、Q 2、Q 1、Q 0 端输出）的数码。这种转换方式特别适用于将接收到的串行输入信号转换为并行输出信号，以便于打印或由计算机处理。 在图8.8.3中还画出了第5 到第8 个时钟脉冲作用下，输入数码在寄存器中移位的波形(如图8.8.2所示)。由图可见，在第8 个时钟脉冲作用后，数码从Q 3 端已全部移出寄存器。这说明存入该寄存器中的数码也可以从Q 端串行输出。根据需要，可用更多的触发器组成多位移位寄存器。 除了用边沿D 触发器外,还可用其他类型的触发器来组成移位寄存器,例如,用主从JK 触发器来组成移位寄存器，其级间连接方式如图8.8.3所示。根据JK 触发器的特征方程，由图8.8.3可得: FF2 和FF3 的接法与FF1 完全相似，所以各JK 触发器均以D 触发器的功能工作，图8.8.3和图8.8.1所示电路具有相同的功能。 双向移位寄存器: 若将图8.8.1 所示电路中各触发器间的连接顺序调换一下，让右边触发器的输出作为左邻触发器的数据输入，则可构成左向移位寄存器。若再增添一些控制门,则可构成既能右移(由低位向高位)、又能左移(由高位至低位)的双向移位寄存器。图8.8.4 是双向移位寄存器的一种方案 ,它是利用边沿 D 触发器组成的,每个触发器的数据输入端D 同与或非门组成的转换控制门相连,移位方向取决于移位控制端S的状态。 当 S=1 时，D0＝DSR,D1=Q0,即 FF0 的D0 端与右移串行输入端DSR 接通，FF1 ...