已知电路如图示,输出 L 与输入 A、B 的逻辑关系为: A、L=A∙B B、L=A∙B C、L=A+B D、L=A+B2
(本题为简答题,原则分 5 分) 已知电路如图,请回答: 1
在电阻 R 阻值很小时,发光管 VD1、VD2 与否发光
在电阻 R 值较大时,发光管 VD1、VD2 与否发光
VHDL 的含义是甚高速集成电路描述语言,其重要作用是()和()
下列数据中,数值最大的为: A、(10 1001)2 B、(52)10 C、(0010 1001)BCD D、(231)165
已知放大电路输入波形是较为理想的方波,其输出信号的波形也许为 V01或 V02,其重要原因也许与放大器的下限截止频率 fL 和上限截止频率 fH 有关: A、产生波形失真的重要原因是 fL、fH 均过低 B、产生波形失真的重要原因是 fL、fH 均过高 C、产生 V01 波形失真的重要原因是 fL 过低,产生 V02 波形失真的重要原因是 fH 过高 D、产生 V01 波形失真的重要原因是 fL 过高,产生 V02 波形失真的重要原因是 fH 过低6
FPGA 的明显特点是它的灵活性、高速性及丰富的资源
当 51 单片机被复位后,程序计数器 PC 中的内容总是被设置成 0000H
N 进制计数器可以实现(N-1)次分频
(本题为简答题,原则分 5 分) 已知电路如下,输入为方波,周期为 2μS ,请回答: 1
若规定输出 V0 仍近似为方波,RC 值大体为多少
若规定输出 V0 近似为三角波,RC 值大体为多少
将本电路改为微分电路,应怎样处理
RC 值大体为多少
10.已知放大电路如图示,若电容 Ce 值变小,则会导致: A、下限截止频率 fL 变低 上限截止频率 fH 变高 B、fL 变高,fH 变低 C、fL、fH